[发明专利]基于忆阻器的多值存储单元、读写电路及其操作方法

权利要求书

1.一种基于忆阻器的多值存储单元，其特征在于，包括第一忆阻器S₁、第二忆阻器S₂、第三忆阻器S₃、第四忆阻器S₄、第五忆阻器S₅和第六忆阻器S₆；

所述第一忆阻器S₁的第一端、所述第二忆阻器S₂的第一端和所述第四忆阻器S₄的第一端连接后作为所述多值存储单元的输入端；所述第一忆阻器S₁的第二端，所述第三忆阻器S₃的第二端和所述第六忆阻器S₆的第二端连接后作为所述多值存储单元的输出端；

所述第二忆阻器S₂的第二端与所述第三忆阻器S₃的第一端相连；所述第四忆阻器S₄的第二端与所述第五忆阻器S₅的第一端相连；所述第五忆阻器S₅的第二端与所述第六忆阻器S₆的第一端相连；

所述第一忆阻器S₁、所述第二忆阻器S₂、所述第三忆阻器S₃、所述第四忆阻器S₄、所述第五忆阻器S₅和所述第六忆阻器S₆均具有高阻态与低阻态；且上述六个忆阻器的初始状态均处于高阻态状态；当忆阻器两端电压超过忆阻器阈值电压后，所述忆阻器从低阻态切换到高阻态；

当所述第一忆阻器S₁、所述第二忆阻器S₂、所述第三忆阻器S₃、所述第四忆阻器S₄、所述第五忆阻器S₅和所述第六忆阻器S₆均处于高阻态时，所述多值存储单元存储值为0；当所述第一忆阻器处于低阻态，且第二至第六忆阻器处于高阻态时，所述多值存储单元存储值为1；当第一至第三忆阻器处于低阻态，且第四至第六忆阻器处于高阻态时，所述多值存储单元存储值为2；当第一忆阻器至第六忆阻器均处于低阻态时，所述多值存储单元存储值为3。

2.一种基于权利要求1所述的多值存储单元的读写电路，其特征在于，包括第一控制开关T₁、第二控制开关T₂、存储单元M₁、级联电阻R₁、第一二极管D₁、第二二极管D₂、第三二极管D₃、第一电压比较器C₁、第二电压比较器C₂和第三电压比较器C₃；

所述第一控制开关T₁控制端与第一端接输入信号，由输入信号决定电路功能；所述第一控制开关T₁第二端与存储单元M₁第一端相连；所述存储单元M₁的第二端、级联电阻R₁的第一端和第二控制开关T₂的第一端相连；所述第二控制开关T₂控制端接读信号，当电路处于读功能时，所述第二控制开关T₂导通；

所述第二控制开关T₂第二端与所述第一二极管D₁第一端相连；所述第一二极管D₁第二端、第一电压比较器C₁第一端和第二二极管D₂第一端相连；所述第二二极管D₂第二端、所述第三二极管D₃第一端和第二电压比较器C₂第一端相连；所述第三二极管D₃第二端与所述第三电压比较器C₃第一端相连。

3.如权利要求2所述的读写电路，其特征在于，所述第一控制开关T₁和所述第二控制开关T₂为绝缘栅双极性晶体管IGBT；所述第一二极管D₁、所述第二二极管D₂和所述第三二极管D₃均为带压降的晶体二极管。