[发明专利]沟槽隔离结构的制造方法

说明书

本发明提供了一种沟槽隔离结构的制造方法，其包含提供基底，在基底上形成图案化遮罩层，利用图案化遮罩层对基底实施第一蚀刻步骤，以在基底中形成沟槽，在沟槽中与图案化遮罩层上形成介电材料，其中在图案化遮罩层上的介电材料具有第一高度，实施回蚀刻步骤，使在图案化遮罩层上的介电材料由第一高度缩减为第二高度，以及实施平坦化工艺，以去除图案化遮罩层上的介电材料，其中平坦化工艺使用研磨垫，并且在研磨垫的中心部分施加第一压力，在研磨垫的边缘部分施加第二压力，其中第二压力大于第一压力。

技术领域

本发明有关于半导体工艺，特别有关于一种具有较好高度均匀性(heightuniformity)的沟槽隔离结构的制造方法。

背景技术

半导体装置的隔离结构一般用来将主动区内的半导体元件例如电晶体、电阻器和电容器与位于相同的半导体基底上的相邻主动区内的半导体元件分隔开来。

目前，常用的隔离结构包含沟槽隔离结构，其中相邻的主动区通过在垂直形成于半导体基底内的沟槽中填入的隔离介电质(isolation dielectric)互相电性隔离，隔离介电质通常由二氧化硅(SiO₂)制成。沟槽依据隔离区所需的图案形成于基底内，接着形成隔离介电质填入沟槽，以形成沟槽隔离结构。然而，沟槽隔离结构的高度(或厚度)均匀性通常不佳。

发明内容

为了解决上述的缺点和不足，本发明的目的在于提供一种沟槽隔离结构的制造方法。

为达到上述目的，本发明提供了一种沟槽隔离结构的制造方法，包括：

提供基底；

在该基底上形成图案化遮罩层；

利用该图案化遮罩层对该基底实施第一蚀刻步骤，以在该基底中形成沟槽；

在该沟槽中与该图案化遮罩层上形成介电材料，其中在该图案化遮罩层上的该介电材料具有第一高度；

实施回蚀刻步骤，使在该图案化遮罩层上的该介电材料由该第一高度缩减为第二高度；以及

实施平坦化工艺，以去除该图案化遮罩层上的该介电材料，其中该平坦化工艺使用研磨垫，并且在该研磨垫的中心部分施加第一压力，在该研磨垫的边缘部分施加第二压力，其中该第二压力大于该第一压力。

根据本发明所述的沟槽隔离结构的制造方法，优选地，该第一蚀刻步骤包括顶角圆化工艺，使该沟槽的侧壁与该基底的顶面之间形成圆角。

根据本发明所述的沟槽隔离结构的制造方法，优选地，该方法更包括在形成该沟槽之后及在形成该介电材料之前，对该图案化遮罩层实施后撤工艺，使该图案化遮罩层开口的宽度大于该沟槽的宽度。

根据本发明所述的沟槽隔离结构的制造方法，优选地，该方法更包括在实施该后撤工艺之后及在形成该介电材料之前，在该沟槽的侧壁及底部形成氧化物衬层的操作。

根据本发明所述的沟槽隔离结构的制造方法，优选地，该方法更包括对该氧化物衬层实施退火工艺。

根据本发明所述的沟槽隔离结构的制造方法，优选地，形成该介电材料的步骤包括实施高密度电浆化学气相沉积工艺。

根据本发明所述的沟槽隔离结构的制造方法，优选地，该回蚀刻步骤包括溅射回蚀刻工艺。

根据本发明所述的沟槽隔离结构的制造方法，优选地，该第二高度与该第一高度的差距为0.2μm-0.3μm。

根据本发明所述的沟槽隔离结构的制造方法，优选地，该方法更包括在实施该平坦化工艺之前，对该图案化遮罩层上的该介电材料实施第二蚀刻步骤。

根据本发明所述的沟槽隔离结构的制造方法，优选地，该第二蚀刻步骤包括干蚀刻工艺，且该干蚀刻工艺对该图案化遮罩层和对该介电材料的蚀刻选择比为1:20-1:25。