[发明专利]数字信号接收机及其信号处理的控制方法

说明书

本申请公开了一种数字信号接收机及其信号处理的控制方法。该数字信号接收机具有一个或多个迭代式信号处理模块。该控制方法包括对于至少一个迭代式信号处理模块，检测其输入信号的信号质量以及指示迭代式信号处理模块的功耗的参数；根据所检测的指示迭代式信号处理模块的功耗的参数，调整迭代式信号处理模块的电源电压，以使得其处于预定电压范围内；以及在保持迭代式信号处理模块的电源电压被调整处于预定电压范围时，根据所检测的输入信号的信号质量来调整迭代式信号处理模块的信号处理的最大迭代次数。这种控制方法既可以在给定信号处理能力的前提下，有效地降低系统功耗；也可以在给定的功耗范围内，取得最好的信号处理能力。

技术领域

本申请涉及通信技术领域，更具体地，涉及一种数字信号接收机及其信号处理的控制方法。

背景技术

在现代通信系统中，接收机通常会采用迭代信号处理技术。例如，在DVB广播接收机中，或者在一些WiFi接收机中，通常会包含采用迭代译码算法的LDPC译码模块，或者同时包含迭代处理的迭代式信道均衡器。当输入信号的信号质量较差时，需要进行多次的迭代处理。然而，这些使用迭代信号处理的模块通常会在多次迭代处理时消耗大量的功率。在极端情况下，过大的功耗可能使电源调节器到上述模块之间的电流电阻压降(IR drop)过大，模块无法正常工作，从而导致接收机性能下降。

此外，在芯片量产时，由于半导体工艺线的条件波动，量产的芯片的性能也会有所偏差，有些芯片的速度较快，而另一些芯片的速度较慢。通常来说，速度较快的芯片只需要较低的工作电压即可正常工作。但是，为了保证速度较慢的芯片也能够正常工作，通常会将统一的工作电压标准设置为较高的值，也即高于速度较快芯片实际需要的电压值。因此，速度较快的芯片会工作在较高的工作电压下，从而浪费很多功耗。另一方面，最大功耗往往是由速度较快的芯片产生的，由于难以检测每个芯片速度的快慢，因此只能根据较快芯片的器件模型来计算最大功耗，以限制最大迭代次数。这样处理可以保证所有芯片的功耗在最大迭代次数时都低于上限，因而芯片不会因功耗过大而过热，或者不会带来过大的电流电阻压降(IR压降)。

为了确保接收机在IR压降较大时仍能正常工作，现有技术中采用了许多不同的方法。一种方法是在设计接收机所用的数字电路时增加一定的裕量，该裕量使得系统在“最坏情况”下(即IR压降最大时)仍能正常工作。另一种方法是提高电路中一些电路模块的电源电压。然而，这些方法均不能解决接收机系统功耗较大的问题，而增加设计裕量还提高了产品成本。还有一种方法是限制迭代次数，由于大批量生产时的工艺波动，往往要将这个迭代次数设定为较低的值。

发明内容

本申请的一个目的在于对采用迭代式信号处理的电路模块的信号处理过程进行优化控制。

在本申请的一个方面，提供了一种数字信号接收机信号处理的控制方法，其中所述数字信号接收机具有一个或多个迭代式信号处理模块，所述一个或多个迭代式信号处理模块以迭代处理算法对其输入信号进行信号处理。所述控制方法包括：对于所述一个或多个迭代式信号处理模块中的至少一个迭代式信号处理模块，检测其输入信号的信号质量以及指示所述迭代式信号处理模块的功耗的参数；根据所检测的指示所述迭代式信号处理模块的功耗的参数，调整所述迭代式信号处理模块的电源电压，以使得其处于预定电压范围内；以及在保持所述迭代式信号处理模块的电源电压被调整处于预定电压范围时，根据所检测的输入信号的信号质量来调整所述迭代式信号处理模块的信号处理的最大迭代次数。

可以看出，本申请的控制方法既可以在给定信号处理能力的前提下，有效地降低系统功耗；也可以在给定的功耗范围内，取得最好的信号处理能力。特别地，对于大规模生产的芯片产品，其不同的芯片之间可能存在性能偏差。利用本申请的方法，可以自动对每个芯片进行针对性的调整，从而充分使其工作在适当的工作状态下。对于速度较快的芯片，其电源电压可以被设置为低于速度较慢的芯片的电源电压，从而在保证其信号处理能力的前提下降低功耗；或者可以在维持其功耗处于给定范围的前提下，增加最大迭代次数，以提高信号处理能力。此外，这些调整都可以在电路工作时实时地进行，因此增加了电路设计的灵活性，并且降低了产品成本。