[发明专利]低功耗低电平唤醒电路

说明书

技术领域

本发明属于电路控制领域。

背景技术

常用的单片机CPU的唤醒电路多为高电平唤醒电路，低电平唤醒电路因功耗较大而几乎不用，传统的唤醒电路如图1所示，本电路中R20＝4R10，VCC＝5V，当无低电平信号输入时，A点电压5V，VT10导通，B点电压为1V，CPU不被唤醒；当有低电平信号输入时，VT10截止，B点电压为5V，CPU被唤醒。这种方法在无低电平信号输入之前，VT10一直处于导通状态，使静态电流提高，增大了静态功耗。

发明内容

本发明目的是为了解决传统单片机唤醒电路存在无低电平信号输入之前，静态电流大，静态功耗高的问题，提供了一种低功耗低电平唤醒电路。

本发明所述低功耗低电平唤醒电路，它包括PMOS晶体管P1、二极管VD1、电阻R1、电阻R2、电阻R3、电阻R4和电阻R5；

PMOS晶体管P1的源极和漏极之间反向并联二极管VD1；

PMOS晶体管P1的栅极同时连接电阻R1的一端和电阻R2的一端，电阻R1的另一端和PMOS晶体管P1的源极同时连接电源VCC；电阻R1的另一端接入低电平输入信号；

PMOS晶体管P1的漏极连接电阻R3的一端，电阻R3的另一端同时连接电阻R4的一端和电阻R5的一端；电阻R4的另一端接；电阻R5的另一端作为CPU唤醒信号输出端。

本发明的优点：本发明所述低功耗低电平唤醒电路利用MOS管的通断来控制是否输入唤醒信号，大大降低了静态功耗。

附图说明

图1是传统唤醒电路的具体电路图；

图2是本发明所述低功耗低电平唤醒电路的具体电路图。

具体实施方式

具体实施方式一：下面结合图2说明本实施方式，本实施方式所述低功耗低电平唤醒电路，它包括PMOS晶体管P1、二极管VD1、电阻R1、电阻R2、电阻R3、电阻R4和电阻R5；

PMOS晶体管P1的源极和漏极之间反向并联二极管VD1；

PMOS晶体管P1的栅极同时连接电阻R1的一端和电阻R2的一端，电阻R1的另一端和PMOS晶体管P1的源极同时连接电源VCC；电阻R1的另一端接入低电平输入信号；

PMOS晶体管P1的漏极连接电阻R3的一端，电阻R3的另一端同时连接电阻R4的一端和电阻R5的一端；电阻R4的另一端接；电阻R5的另一端作为CPU唤醒信号输出端。

VCC取12V，电阻R3和电阻R4的阻值相等。R1的阻值大于R2阻值的1.4倍。

工作原理：当无低电平信号输入时，A点电压近似于12V，P1的栅源极电压U_G＝U_S，不存在U_S>U_G这一导通条件，P1不导通，B点无电压低电平，CPU唤醒端无输入，CPU不被唤醒。

当有低电平信号输入时，A点电压是R1、R2分压后的电压，约为5V；P1的源极电压为12V，因12V>5V，即P1的栅源极电压U_S>U_G，P1导通，B点电压为6V，CPU唤醒信号输出端口电压为R4与R3平分得到的电压，CPU唤醒端有输入高电平信号，CPU被唤醒。