[发明专利]数据处理装置及数据处理方法

说明书

本发明实施例提供一种数据处理装置和数据处理方法，该数据处理装置的内存和CPU集成在一个封装上，该数据处理装置包括数据颗粒，差错校验纠正ECC颗粒，双倍速率同步动态随机存储器DDR控制器，DDR物理接口PHY，数据颗粒和ECC颗粒为数据位宽相同的DDR颗粒，DDR PHY与数据颗粒和ECC颗粒的数据接口连接，DDR控制器包括第一校验模块、第二校验模块和缓存模块，第一校验模块和第二校验模块分别与缓存模块连接，第一校验模块和第二校验模块的第一类接口通过DDR PHY与数据颗粒的数据接口连接，第一校验模块和第二校验模块的第二类接口通过DDR PHY与ECC颗粒的数据接口连接。本发明实施例提高了校验效果，充分利用了ECC的存储空间。

技术领域

本发明实施例涉及计算机领域，并且更具体地，涉及一种数据处理装置及数据处理方法。

背景技术

内存是数据处理装置(该数据处理装置可以是一个CPU系统)的重要组成部分，在现有数据处理装置中，常采用双倍速率同步动态随机存储器(Double Data RateSynchronous Dynamic Random Access Memory，DDR)介质作为内存来存放CPU运行所需的代码和数据。在一些对可靠性要求较高的场合，数据处理装置中还增加了差错校验纠正机制(Error Checking and Correcting，ECC)，使得整个数据处理装置在工作时趋于安全稳定。在一些对内存带宽需求很高，而CPU SoC封装出pin受限的场景中常用内存合封的方案。下面结合图1至图3对内存合封场景下的数据处理装置进行详细的描述。

如图1所示，CPU与DDR颗粒合封在一起构成数据处理装置，该数据处理装置通过将CPU和DDR颗粒合封在一起，这样就能在CPU SoC封装出的管脚不足的情况下满足内存访问带宽的需求。如图2所示，由于合封的数据处理装置的空间比较有限，一般采用3D堆叠的方式来放置这些DDR颗粒，考虑到散热或者其它因素，DDR颗粒堆放的层数在5层以内比较合适。由于堆放的层数不能过多，为了达到规定的数据位宽，需要采用数据位宽较大的DDR颗粒。例如，如果一个数据处理装置要达到64位的数据位宽，那么需要采用5片数据位宽均为16位的数据颗粒，如图3所示。四片DDR颗粒作为数据颗粒，提供64位的数据位宽，另一个DDR颗粒作为ECC颗粒用来存对数据进行校验时产生的ECC代码。一般来说，利用8位ECC校验码就可以实现对64位数据的校验，因此，在ECC颗粒中，只有一半的存储空间用于存储ECC校验码，而另一半存储处于空闲状态，没有被利用起来。

发明内容

本申请提供一种数据处理装置，以充分利用数据存储装置中的ECC颗粒的存储空间。