[发明专利]晶体振荡器电路有效
申请号: | 201610192685.3 | 申请日: | 2016-03-30 |
公开(公告)号: | CN107294506B | 公开(公告)日: | 2020-08-07 |
发明(设计)人: | 冯二媛;苏振江;郭振业 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司 |
主分类号: | H03H9/17 | 分类号: | H03H9/17 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 张振军;吴敏 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 晶体振荡器 电路 | ||
1.一种晶体振荡器电路,包括:
晶振起振电路,具有第一输出端和第二输出端,所述晶振起振电路的第二输出端输出第一振荡信号;
波形转换电路,用于将所述第一振荡信号转换为矩形波信号;
第一电流源,用于输出第一电流,以驱动所述晶振起振电路;
其特征在于,还包括:
第二电流源,用于输出第二电流,与所述第一电流源并联并共同驱动所述晶振起振电路;
脉冲生成电路,用于产生控制脉冲信号,以控制所述第二电流源在上电后输出所述第二电流,并在预设时间后停止输出所述第二电流;
所述脉冲生成电路包括:
充电电路,具有充电节点,在上电时,电源向所述充电电路充电,所述充电节点输出第一脉冲信号;
边沿调整电路,用于提高所述第一脉冲信号的边沿陡峭程度,以得到第二脉冲信号;
延迟电路,用于对所述第二脉冲信号进行延迟,以输出第三脉冲信号;
逻辑电路,用于对所述第二脉冲信号和所述第三脉冲信号进行逻辑运算,以输出所述控制脉冲信号。
2.如权利要求1所述的晶体振荡器电路,其特征在于,所述晶振起振电路包括:
晶体振荡器,所述晶体振荡器的第一输出端和第二输出端分别连接所述晶振起振电路的第一输出端和第二输出端;
第一负载电容,所述第一负载电容的第一端连接所述晶振起振电路的第一输出端,所述第一负载电容的第二端接地;
第二负载电容,所述第二负载电容的第一端连接所述晶振起振电路的第二输出端,所述第二负载电容的第二端接地;
反相器,所述反相器的输入端和输出端分别连接所述晶振起振电路的第一输出端和第二输出端。
3.如权利要求1所述的晶体振荡器电路,其特征在于,所述充电电路包括:第一电阻和第一电容,所述第一电阻的第一端连接电源,所述第一电阻的第二端连接所述第一电容的第一端并连接所述充电节点,所述第一电容的第二端接地。
4.如权利要求1所述的晶体振荡器电路,其特征在于,所述边沿调整电路包括级联的至少一个缓冲器。
5.如权利要求1所述的晶体振荡器电路,其特征在于,所述延迟电路包括偶数个级联的反相器。
6.如权利要求1所述的晶体振荡器电路,其特征在于,所述逻辑电路为与门,所述与门的第一输入端和第二输入端分别输入有所述第二脉冲信号和第三脉冲信号,所述与门的输出端输出所述控制脉冲信号。
7.如权利要求2所述的晶体振荡器电路,其特征在于,所述反相器包括:第一PMOS晶体管和第一NMOS晶体管,其中,所述第一PMOS晶体管的栅极连接所述第一NMOS晶体管的栅极并连接所述反相器的输入端,所述第一PMOS晶体管的漏极连接所述第一NMOS晶体管的漏极并连接所述反相器的输出端,所述第一NMOS晶体管的源极接地,所述第一PMOS晶体管的源极连接所述第一电流源和第二电流源的输出端。
8.如权利要求1所述的晶体振荡器电路,其特征在于,所述第二电流源包括第二PMOS晶体管,所述第二PMOS晶体管的源极连接电源,所述第二PMOS晶体管的栅极输入有所述控制脉冲信号,所述第二PMOS晶体管的漏极作为所述第二电流源的输出端。
9.如权利要求1所述的晶体振荡器电路,其特征在于,所述波形转换电路包括级联的至少一个缓冲器。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司,未经中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201610192685.3/1.html,转载请声明来源钻瓜专利网。
- 上一篇:适应型功率放大器及其射频发射器
- 下一篇:一种LC滤波装置