[发明专利]带自纠检错的抗单粒子翻转的三模冗余D触发器

说明书

本发明公开了一种带自纠检错的抗单粒子翻转的三模冗余D触发器，包括第一时钟电路、第一主锁存器、第一从锁存器，第二时钟电路、第二主锁存器、第二从锁存器，第三时钟电路、第三主锁存器、第三从锁存器，选择器电路、第一反相器电路、第二反相器电路，以及检错控制电路。本发明在传统三模冗余加固的D触发器结构的基础上，设计了检错控制电路对三模冗余结构中的三个基本触发器的输出进行控制，保证在任意时刻选择器都能判定得出正确的输出。检错控制电路能在三个基本触发器的其中一个输出发生翻转时，立刻对其进行恢复，避免了翻转的累积，从而避免了翻转累积引起的单粒子翻转，进一步提高了本发明的抗单粒子翻转能力。

技术领域

本发明涉及一种三模冗余D触发器，特别涉及一种带自纠检错的抗单粒子翻转的三模冗余D触发器。

背景技术

在宇宙空间中，存在大量高能粒子(质子、电子、重离子)和带电粒子。集成电路受这些高能粒子和带电粒子的轰击后，集成电路中会产生电子脉冲，可能使集成电路内部节点原有的电平发生翻转，此效应称为单粒子翻转(Signal Event Upset，SEU)。单粒子轰击集成电路的线性能量转移(Linear Energy Transfer,LET)值越高，产生的电子脉冲越强。航空、航天领域中使用的集成电路都会受到单粒子翻转的威胁，使集成电路工作不稳定，甚至产生致命的错误，因此开发先进的集成电路抗单粒子翻转加固技术尤为重要。

集成电路的抗单粒子翻转加固技术可以分为系统级加固、电路级加固和器件级加固。系统级加固的集成电路可靠性高，但版图面积大、功耗大、运行速度慢。器件级加固的集成电路运行速度快，版图面积小、功耗低，但器件级加固实现难度大，成本高。电路级加固的集成电路可靠性高，版图面积、功耗和运行速度优于系统级加固的集成电路，且实现难度和成本小于器件级加固的集成电路，是十分重要的集成电路抗单粒子翻转加固方法。

D触发器是时序逻辑电路中使用最多的单元之一，其抗单粒子翻转能力直接决定了集成电路的抗单粒子翻转能力。对D触发器进行电路级加固可以在较小的版图面积、功耗和成本下有效地提高集成电路的抗单粒子翻转能力。