[发明专利]一种SiC环状浮点型P+结构结势垒肖特基二极管及制备方法

说明书

技术领域

本发明涉及一种半导体芯片技术领域，具体是一种SiC环状浮点型P+结构结势垒肖特基二极管及制备方法。

背景技术

宽禁带半导体材料是是继第一代硅、锗和第二代砷化镓、磷化铟等材料以后发展起来的第三代半导体材料。在第三代半导体材料中，碳化硅（SiC）和氮化镓（GaN）是其中的佼佼者。碳化硅材料技术已经成熟，已有高质量的4英寸晶圆，而氮化镓材料没有氮化镓衬底，外延只能依赖其他材料，其热导率只有碳化硅的四分之一，而且无法实现p型掺杂。这使得氮化镓材料在高压、大功率方面的应用受到限制，相比较而言碳化硅材料在电力电子应用领域的优势则尤为显著。

SiC材料的禁带宽度约是硅的3倍，击穿电场是硅材料的8倍，热导率是硅的3倍，极大地提高了SiC器件的耐压容量和电流密度。由于二者材料的特性不同使SiC材料的击穿电场大约为Si材料的10倍，导致其在相同的击穿电压下，导通电阻只有Si器件的1/100~1/200，极大地降低了SiC器件的导通损耗，同时较高的热点率使得SiC器件可以在高温下稳定工作，减少冷却散热系统，大大提高电路的集成度。由于器件的面积、导通电阻小，以及电容和储存电荷少，SiC功率器件可以实现高的开关速度以及小的开关损耗，因此其可以工作在较高的频率下。SiC材料还具有高抗电磁波冲击和高抗辐射破坏的能力，能够工作在极端辐照环境下，因此，SiC器件可以使电力电子系统的功率、温度、频率和抗辐射能力倍增，效率、可靠性、体积和重量方面的性能也会大幅度改善，不仅在直流、交流输电，不间断电源，开关电源，工业控制等传统工业领域具有广泛应用，而且在太阳能、风能等新能源中也将具有广阔的应用前景。

近年来由于SiC单晶生长以及工艺的成熟，SiC肖特基势垒二极管已经率先打开市场，实现了产业化。但是，肖特基二极管的过大的反向漏电流依然是制约其在高压领域应用的主要因素。为了降低传统肖特基二极管在反向时过大的反向漏电流，结势垒肖特基二极管（JBS）得到了广泛的研究。结势垒肖特基二极管是在原有肖特基有源区基础上注入一层不连续的P+层，达到降低肖特基区表面峰值电场，降低反向漏电流，提高耐压稳定性的作用。但是在低电压下，由于SiCpn结没有开启，导通电流主要由肖特基接触完成，条状P+结的引入将降低器件的正向导通电流，增大导通电阻（如图1和图2所示）。

发明内容

为解决上述技术问题，本发明提供一种SiC环状浮点型P+结构结势垒肖特基二极管及制备方法。本发明将条状P+结设计为环状浮点型P+结，增大了器件的肖特基接触面积，可以有效增大器件的正向导通电流，降低导通电阻。

本发明采用的技术方案是：一种SiC环状浮点型P+结构结势垒肖特基二极管，包括肖特基接触区、SiO₂隔离介质、N-外延层、N+衬底区和欧姆接触区，所述N+衬底区上面设有N-外延层，所述N-外延层上设有肖特基接触区和SiO₂隔离介质，所述N+衬底区下面设有欧姆接触区，所述N-外延层和肖特基接触区之间设有多个环状浮点型P+注入区。在传统结势垒肖特基二极管器件结构基础上引入P+浮点结构，并将浮点结构设置为环状结构，中心位置依然是肖特基区，从而使得环状浮点型P+结内外部均允许电流流过，起到提升正向导通电流，减小导通电阻的作用。

优选的，所述环状浮点型P+注入区之间的间距为3μm、深度为1μm。

优选的，所述环状浮点型P+注入区俯视形状为正方形、圆形或者正六边形。

本发明还提供一种SiC环状浮点型P+结构结势垒肖特基二极管的制备方法，包括以下步骤：

S1、对N⁺型碳化硅衬底片进行RCA标准清洗后，在其顶面生长一层N^-外延层；

S2、在N^-外延层上用PECVD淀积一层SiO₂薄膜；

S3、在SiO₂薄膜层上光刻出环状浮点型P⁺注入区窗口，通过Al离子注入形成环状浮点型P⁺注入区；

S4、去除SiO₂薄膜层，采用RCA标准清洗、烘干、C膜保护后，进行离子激活退火；

S5、牺牲氧化，再腐蚀掉牺牲氧化层；

S6、用PECVD在N^-外延层表面淀积一层SiO₂隔离介质；

S7、在N⁺型碳化硅衬底片底面溅射金属，再快速热退火形成欧姆接触区；