[发明专利]半导体封装及半导体封装基座的制造方法

说明书

本发明提供一种半导体封装及半导体封装基座的制造方法。上述半导体封装包括导线，内嵌于基座中；导电结构，直接接触该导线；以及半导体装置，安置于该导线上方并且连接至该导电结构；其中，该导线作为该基座的互连导线，用于该半导体装置的输入/输出连接。本发明所提出的半导体封装及半导体封装基座的制造方法，可改善产品的可靠度和质量。

本申请是2013年07月09日申请的，申请号为201310286640.9的中国发明专利申请的分案申请

技术领域

本发明是有关于一种半导体封装及半导体封装基座(base)的制造方法，特别是有关于一种高密度(high density)半导体封装的基座的制造方法以及半导体封装。

背景技术

为了确保电子产品或通信设备的小型化和多功能性，通常要求半导体封装具有小尺寸，以支持多针(multi-pin)连接、高速和高功能。输入/输出(I/O)引脚数的增加再加上对高性能集成电路(IC)的需求增加，导致了覆晶封装体(flip chip packages)的发展。

覆晶技术使用芯片上的凸块以与封装基板(substrate)互连。正面朝下的覆晶经过最短的路径接合至封装基板。这些技术可以不仅适用于单一芯片封装技术，也可以适用于更高层数或集成层数的封装技术，在更高层数或集成层数的封装技术中的封装体更大，且这些技术可以适用于容纳数个芯片的更复杂的基板，以形成较大的功能单元。使用区域数组(area array)的上述覆晶技术可实现与装置的更高的密度连接和非常低的电感的封装体连接。然而，上述覆晶技术要求印刷电路板(PCB)制造商缩小线宽和线距或发展芯片直接接触(direct chip attach,DCA)半导体。因此，增加输入/输出(I/O)连接数量的多功能芯片封装会导致热电特性问题，举例来说，散热问题、串音(crosstalk)、信号传输延迟(Propagation Delay)或射频(RF)电路的电磁干扰等问题。上述热电特性问题会影响产品的可靠度和质量。

因此，需要高密度的覆晶封装和用于高密度的覆晶封装的印刷电路板(PCB)，以改善上述缺点。

发明内容

有鉴于此，本发明提供一种半导体封装及半导体封装基座的制造方法。

依据本发明一实施方式，提供了一种半导体封装，包括：导线，内嵌于基座中；导电结构，直接接触该导线；以及半导体装置，安置于该导线上方并且连接至该导电结构；其中，该导线作为该基座的互连导线，用于该半导体装置的输入/输出连接。

依据本发明一实施方式，提供了一种半导体封装基座的制造方法，包括：提供载板；在该载板上形成至少一个导线；在该载板上形成额外绝缘材料；以及在该额外绝缘材料上定义图案，其中该图案形成于该至少一个导线上；其中，该导线用于导电结构直接接合于其上，从而使得该导线通过该导电结构与半导体装置连接，该导线作为该基座的互连导线，用于该半导体装置的输入/输出连接。

本发明所提出的半导体封装及半导体封装基座的制造方法，可改善产品的可靠度和质量。

附图说明

图1-4为根据本发明实施方式的半导体封装的剖面图。

图5a-5e为根据本发明实施方式的半导体封装的基座的制造方法的剖面图。

图6a-6e为根据本发明另一实施方式的半导体封装的制造方法的剖面图。

具体实施方式

为了让本发明的目的、特征、及优点能更明显易懂，下文特举较佳的实施方式并配合所附附图做详细的说明。本发明说明书提供不同的实施方式来说明本发明不同实施方式的技术特征。其中，实施方式中的各装置的配置仅用于解释本发明的目的，并非用以限制本发明。为了简化说明，附图中的标号部分重复，然而这种标号部分的重复并不能说明不同实施方式之间的关联性。