[发明专利]一种基于SoC FPGA的嵌入式图像处理系统与方法

说明书

技术领域

本发明涉及工业机器视觉系统与图像处理，尤其涉及一种基于SoCFPGA的嵌入式图像处理系统与方法。

背景技术

一个工业机器视觉系统包括：光源、镜头、相机(包括CCD相机和CMOS相机)、图像采集单元、图像处理单元、监视器和输入输出单元等。图像处理技术是机器视觉系统应用中的关键部分，进行图像处理主要为了提取图像中的目标信息(包括位置、形状、轮廓、特征等)。目前，图像处理技术采用的处理器主要有四种，分别是X86架构CPU、DSP、FPGA和ASIC专用集成电路。随着数字图像技术向高分辨率、高实时性、大数据量的方向发展，传统X86架构、DSP等串行结构CPU不能满足快速、实时图像处理算法性能要求。比如，国内专利CN103079051A给出了一种基于BF处理器的嵌入式图像处理系统，其中BF处理器采用的是DSP。虽然其具有强大的运算能力，但由于其属于串行结构CPU，运行时是按照指令执行的，位宽也是固定的，资源利用率不高，运算能力有限。而ASIC专用集成电路开发周期长、成本高、灵活性差。FPGA全称是现场可编程门阵列，具有丰富的逻辑单元并嵌入了大量的存储结构和数据处理器，能够用软件方式实现各种电路设计和完成较复杂的运算，并且具备并行运算能力。将FPGA应用于图像处理技术，加快了图像处理的速度，达到图像处理高速实时的性能要求。国内专利CN204334830U给出了一种基于FPGA和SOPC的图像处理系统，能对图像运行并行处理，提高图像处理速度。但其采用相机与FPGA直接相连的模式，需要定制专用的图像采集模块。如果更换图像传感器件，就需要重新设计电路或者硬件程序，灵活性不高，技术难度大。

发明内容

本发明的目的在于克服上述现有技术的缺点和不足，提供一种基于SoCFPGA的嵌入式图像处理系统与方法。既可以利用FPGA作图像数据运算，又能让系统适应性强，该系统架构使得整个应用程序开发灵活，难度低。

本发明通过下述技术方案实现：

一种基于SoCFPGA的嵌入式图像处理系统，包括外部图像采集相机1、SoCFPGA开发板3和上位PC图像处理系统5；

所述外部图像采集相机1、SoCFPGA开发板3和上位PC图像处理系统5依次电讯连接；所述外部图像采集相机1将图像数据传送给SoCFPGA开发板3，再由SoCFPGA开发板3对图像数据进行处理，并传送给上位PC图像处理系统5。

所述外部图像采集相机1内部包括图像输入单元6；所述SoCFPGA开发板3内部包括两个部分，即HPS部分和FPGA部分；所述上位PC图像处理系统5内部包括图像接收单元11；所述HPS部分包括图像采集单元8、图像输出单元10和控制单元7；FPGA部分包括图像处理单元9；所述图像采集单元8、图像处理单元9和图像输出单元10依次电讯连接；所述图像输入单元6电讯连接图像采集单元8，所述图像输出单元10电讯连接图像接收单元11；所述控制单元7分别电讯连接图像输入单元6、图像采集单元8、图像输出单元10、图像处理单元9和图像接收单元11；所述图像输入单元6生成的原始图像数据传送到图像采集单元8，随后传送到图像处理单元9，在图像处理单元9中处理后再传送进图像输出单元10，并从图像输出单元10输出到图像接收单元11。

所述控制单元7控制图像输入单元6、图像采集单元8、图像输出单元10、图像处理单元9和图像接收单元11的运行、系统配置和响应错误机制。

所述HPS是一个基于ARM的硬处理器系统，还包括ARM微处理器、SDRAM存储器，其上挂载Linux操作系统。

所述SDRAM存储器划分为内核内存空间与用户内存空间。

所述FPGA部分，需要用硬件描述语言编写的配置程序驱动其工作，配置程序模块化为独立IP核；所述独立IP核包括图像读取IP核、图像处理IP核和图像写入IP核。

所述外部图像采集相机1、SoCFPGA开发板3和上位PC图像处理系统5依次电讯连接，该电讯连接是指采用USB数据线或者网线连接。