[发明专利]芯片失效分析过程中的剥层方法

说明书

技术领域

本发明涉及集成电路失效分析，特别是涉及一种芯片失效分析过程中的剥层方 法。

背景技术

随着半导体工艺的飞速发展，集成电路的规模越来越大，集成电路向多层互连结 构的方向发展。集成电路芯片的失效往往发生在多层结构下层的层间金属化或有源区，对 芯片进行失效分析必须解决多层结构下层的可观察性，这就需要对芯片进行剥层处理，以 便在高放大倍率显微镜下对芯片的特定层次进行进一步观察、分析。

剥层处理主要包括：去钝化层、去金属化层、去层间氧化层等。针对不同的材质，传 统的做法是采用不同的剥层方法，去钝化层、氧化层通常用反应离子刻蚀法；对采用铝金属 以及钨作为金属层之间的通孔材料的集成电路，通常采用化学腐蚀法(30％HCl溶液或30％ H₂SO₄溶液)去铝金属层。对采用铜金属作为金属互连材料的，通常采用化学腐蚀液(冰醋酸 及稀硝酸的混合液)或研磨的方法去除。对多层金属结构进行逐层剥层时需要上述多个步 骤的搭配应用，如根据不同的氧化层厚度，设定反应离子刻蚀的时间及气体流量，根据不同 的金属材质，采用不同的化学液配方或研磨的方法。此过程涉及步骤多、耗时长且终点监测 难度大，稍有不甚，则会剥层过度而出现剥层失败，导致失效案例无法继续分析，剥层质量 的好坏，直接影响对失效芯片的准确分析，剥层的速度及效果直接影响到失效分析工作的 效率与质量。

为了提高剥层的效率及效果，现有技术中还采用聚焦离子束进行剥层，利用聚焦 离子束对芯片表面的轰击作用，将芯片中多层金属结构中的金属层、介质层、氧化层、氮化 钽阻挡层等材质逐层剥层去除，该方法可以减少传统剥层过程中干法、湿法或研磨多种方 法的交替使用带来的难以避免的损伤。但是聚焦离子束通常需采用Ga⁺源作为离子源，Ga⁺源 成本高，且使用寿命较短，限制了聚焦离子束剥层的应用；更重要的是，聚焦离子束的束斑 大小为nm级，采用过于集中的高能量轰击芯片表面，剥层精度难以控制，容易对目标分析区 域造成的损伤，导致后续的分析工作难以继续，且nm级的束斑可加工的面积非常有限，限制 了失效分析工作效率的提高。

发明内容

基于此，有必要提供一种高精度、高效率的芯片失效分析过程中的剥层方法。

一种芯片失效分析过程中的剥层方法，包括如下步骤：

(1)提供芯片，所述芯片具有多层结构，且包括至少一层目标分析层，所述目标分 析层包括待分析区域；

(2)利用离子束自所述芯片的表面开始进行剥层处理，去除所述目标分析层之上 的一层或多层，露出所述待分析区域，即可，其中，所述离子束包括至少一束宽束离子束，即 非聚焦型离子束，束斑直径不小于1mm。

所述待分析区域可根据芯片可能失效的位置或区域进行选定。

在其中一个实施例中，所述离子束由三束宽束离子束交汇形成，束斑直径为1- 3mm。

在其中一个实施例中，所述离子束为氩离子束。

在其中一个实施例中，所述芯片包括依次层叠于衬底上的扩散阻挡层、若干层交 替层叠的金属层和氧化层、表面金属层以及钝化层，其中，所述金属层的层数大于等于1层， 所述目标分析层选自所述衬底、扩散阻挡层、金属层、氧化层和表面金属层中的一层或多 层。其中，若干层金属层和氧化层交替层叠，故二者的层数相同。

在其中一个实施例中，利用所述离子束对所述金属层或表面金属层进行剥层处理 的工艺如下：

所述金属层或表面金属层的厚度为200-1000nm，离子束能量为4-6kV、离子束与所 述芯片表面的夹角为3-5°。

在其中一个实施例中，利用所述离子束对所述钝化层或氧化层进行剥层处理的工 艺如下：

所述钝化层或氧化层的厚度为70-1500nm，离子束能量为4-10kV、离子束与所述芯 片表面的夹角为3-5°。

在其中一个实施例中，利用所述离子束对所述扩散阻挡层进行剥层处理的工艺如 下：

所述扩散阻挡层的厚度为20-50nm，离子束能量为4.5-6kV、离子束与所述芯片表 面的夹角为2-3°。

在上述各层的剥层工艺参数范围内，可根据具体厚度进行离子束能量与夹角的调 整，厚度较厚时，可采用较大能量的离子束与较大的夹角，反之亦反，研磨时间可根据观察 是否研磨到位进行确定，优选为10-40分钟。