[发明专利]半导体结构的形成方法

说明书

一种半导体结构的形成方法，包括：提供基底；在基底上形成栅极结构；在栅极结构顶部形成保护层；在栅极结构的侧壁和保护层上形成停止层；在栅极结构之间的基底上形成暴露出停止层的介质层；采用等离子干法刻蚀工艺刻蚀去除保护层顶部的停止层，等离子体以间断的方式进行刻蚀，使对保护层的刻蚀速率小于对停止层的刻蚀速率。由于间断的方式可以降低等离子的能量，使能量介于去除停止层所需能量和去除保护层所需能量之间，从而使等离子体对保护层的刻蚀速率小于对停止层的刻蚀速率。当部分区域有停止层残留而继续对残留停止层进行刻蚀时，可以减少对露出的保护层的损耗，或避免因保护层损耗过多而引起栅极结构受损，从而提高半导体器件的电学性能。

技术领域

本发明涉及半导体领域，尤其涉及一种半导体结构的形成方法。

背景技术

在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。为了适应特征尺寸的减小，MOSFET场效应管的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。

因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(FinFET)。FinFET中，栅至少可以从两侧对超薄体(鳍部)进行控制，具有比平面MOSFET器件强得多的栅对沟道的控制能力，能够很好的抑制短沟道效应；且FinFET相对于其他器件，具有更好的现有的集成电路制作技术的兼容性。

但是，即使引入了鳍式场效应晶体管，现有技术半导体器件的电学性能依旧较差。

发明内容

本发明解决的问题是提供一种半导体结构的形成方法，优化半导体器件的电学性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括如下步骤：提供基底；在所述基底上形成栅极结构；在所述栅极结构顶部形成保护层；在所述栅极结构的侧壁和保护层上形成停止层；在所述栅极结构之间的基底上形成介质层，所述介质层暴露出所述保护层上的停止层；采用等离子干法刻蚀工艺刻蚀去除所述保护层顶部表面的停止层，所述等离子体干法刻蚀工艺中，所述等离子体以间断的方式对所述停止层进行刻蚀，使所述等离子体对所述保护层的刻蚀速率小于对所述停止层的刻蚀速率。

可选的，所述等离子体以间断的方式对所述停止层进行刻蚀的步骤包括：以脉冲输出的方式输出射频功率，以脉冲输出的方式输出射频偏压，且所述射频功率与射频偏压的脉冲同步，以实现间断的方式对所述停止层进行刻蚀。

可选的，所述等离子体干法刻蚀工艺包括多个脉冲周期；在一个脉冲周期内，输出所述射频偏压或射频功率的占空比为20％至90％。

可选的，所述等离子体干法刻蚀工艺的工艺时间为5s至30s，一个脉冲周期的时间为0.2ms至0.07ms。

可选的，所述等离子体干法刻蚀工艺的步骤包括：刻蚀气体为NF₃和CF₄，稀释气体为Ar。

可选的，所述等离子体干法刻蚀工艺的步骤中，NF₃的气体流量为20sccm至100sccm，CF₄的气体流量为60sccm至300sccm，Ar的气体流量为50sccm至500sccm，压强为10mTorr至50mTorr，刻蚀频率为5000HZ至15000HZ，射频偏压为5V至35V，射频功率为10W至70W。

可选的，所述等离子干法刻蚀工艺对所述保护层和停止层的刻蚀选择比为1:1至1:20。

可选的，所述保护层的材料为氧化硅。