[发明专利]VDMOS器件的制作方法

说明书

技术领域

本发明涉及半导体技术，尤其涉及一种VDMOS器件的制作方法。

背景技术

随着半导体工艺的发展，带有沟槽结构的器件，例如VDMOS((Vertical double-diffused Metallic Oxide Semiconductor Field Effect Transistor，垂直双扩散金属氧化物半导体场效应管)器件的应用越来越广泛。以VDMOS器件为例的许多超结器件目前的结构中会使用到不同深度的沟槽结构，用以实现更好的终端电场分布以及更好的终端耐压。

现有技术中，通常采用如下方式来形成不同深度的沟槽：

如图1A所示，在硅片101上形成掩膜材料层102；

如图1B所示，刻蚀掩膜材料层102，形成具有图案的掩膜层103；

如图1C所示，以掩膜层103为掩膜，刻蚀硅片102，形成沟槽104A、104B、104C和104D。

如图1D所示，在沟槽104D中填充光刻胶110。

如图1E所示，需刻蚀沟槽104A、104B、104C以加深沟槽104A、104B、104C的深度，形成沟槽105A、105B和105C。

如此，重复上述工艺，直至形成如图1F所示的结构，即在硅片101中形成4个不同深度的沟槽106A、106B、105C和104D，其中沟槽104D的深度最浅，沟槽106A的深度最深。

但是，采用上述工艺形成多个不同深度的沟槽需要多次刻蚀，每次刻蚀之后均需要对沟槽内部的聚合物进行清洗操作，如果聚合物清洗不干净，则残留的聚合物会阻挡下次刻蚀，甚至有可能会造成沟槽的形貌遭到严重破坏，影响半导体器件的性能。

发明内容

本发明提供一种VDMOS器件的制作方法，以解决现有技术中形成深度不同的沟槽需要多次刻蚀而造成沟槽的形貌遭到严重破坏的缺陷。

本发明提供一种VDMOS器件的制作方法，包括：

在半导体基底上自下而上依次形成N层阻挡层，第M层的阻挡层的宽度小于下方相邻的第M-1层的阻挡层的宽度，其中N为大于或等于2的正整数，M大于或等于2且小于或等于N；

在各阻挡层上形成具有图案的掩膜层；

以所述掩膜层为掩膜，刻蚀各所述阻挡层以及各阻挡层下方的半导体基底，以在所述半导体基底中形成不同深度的沟槽。

根据如上所述的VDMOS器件的制作方法，可选地，在各阻挡层上形成具有图案的掩膜层包括：

在所述半导体基底和各阻挡层上形成具有图案的掩膜层；

所述以所述掩膜层为掩膜，刻蚀各所述阻挡层以及各阻挡层下方的半导体基底，以在所述半导体基底中形成不同深度的沟槽包括：

以所述掩膜层为掩膜，刻蚀未被阻挡层覆盖的半导体基底、各阻挡层以及各阻挡层下方的半导体基底，以在所述半导体基底中形成不同深度的沟槽。

根据如上所述的VDMOS器件的制作方法，可选地，在半导体基底上形成自下而成依次形成的N层阻挡层之前，还包括：

获取所述阻挡层与所述半导体基底的刻蚀速率比S；

确定需形成的各沟槽的深度，将最深的沟槽的深度作为目标深度，各深度中除了目标深度的其它深度作为比较深度；

获取各比较深度与所述目标深度的深度差；

各比较深度对应的沟槽所对应的阻挡层的厚度等于所对应的深度差与S的乘积。

根据如上所述的VDMOS器件的制作方法，可选地，所述阻挡层的材料为基于所述半导体基底的材料的化合物。

根据如上所述的VDMOS器件的制作方法，可选地，所述半导体基底的材料是硅，所述阻挡层的材料是多晶硅，或者所述半导体基底的材料是GaN，所述阻挡层的材料是氮化硅。

根据如上所述的VDMOS器件的制作方法，可选地，所述N为4，且各阻挡层的一端在垂直于半导体基底的方向上齐平。

根据如上所述的VDMOS器件的制作方法，可选地，在半导体基底上形成自下而成依次形成的N层阻挡层包括：

在所述半导体基底上形成第一阻挡层；

在所述第一阻挡层上形成第二阻挡层，所述第二阻挡层的宽度小于第一阻挡层；

在所述第二阻挡层上形成第三阻挡层，所述第三阻挡层的宽度小于第二阻挡层；

所述第一阻挡层、第二阻挡层和第三阻挡层的第一端齐平。

根据如上所述的VDMOS器件的制作方法，可选地，在形成所述阻挡层的半导体基底上形成具有图案的掩膜层包括：

在形成所述阻挡层的半导体基底上沉积掩膜材料层；