[发明专利]具有多位时钟门控单元的集成电路

说明书

技术领域

本发明涉及集成电路，并且更特别地涉及使用多位时钟门控单元来降低集成电路的功耗。

背景技术

功耗在诸如片上系统(SOC)之类的大集成电路(IC)中是关键性的，这类大的集成电路可能具有数百万个晶体管。广泛使用的用于降低动态功耗的技术是在集成电路的某些部分不需要操作时使用时钟门控单元来关闭它们的时钟。但是，时钟门控单元自身会消耗大量的电力并且会增加集成电路的复杂度。

若能拥有可降低集成电路的时钟树的功耗和复杂度的方式将会是有利的。

发明内容

第一方面，本发明的一种实施例提供一种集成电路(IC)，具有用于将时钟信号分发给所述集成电路的元件的时钟树且包括多位时钟门控单元，所述多位时钟门控单元包括：

时钟输入路径；

用于接收各自的时钟门控信号的多个门控信号输入；

相应的多个受门控时钟输出，受所述各自的时钟门控信号控制，且提供各自的受门控时钟信号；以及

耦接于各自的门控信号输入与所述相应的受门控时钟输出之间的多个门控信号路径，

其中所述门控信号路径在所述受门控时钟输出处控制所述受门控时钟信号以选择性地中断所述时钟信号对所述集成电路的所述元件的分 发。

根据第一方面所述的集成电路的一个实施方式，还包括具有下述一个或多个技术特征所构成的独立实施例：其中所述多位时钟门控单元具有用于接收所述时钟信号且为所述门控信号路径共用的至少一个时钟缓冲器。

根据第一方面所述的集成电路的一个实施方式，还包括具有下述一个或多个技术特征所构成的独立实施例：其中所述多位时钟门控单元具有用于接收扫描启用信号的扫描启用输入，其中当所述扫描启用信号被断言时，由所述各自的时钟门控信号对所述受门控时钟输出的控制被覆盖。

根据第一方面所述的集成电路的一个实施方式，还包括具有下述一个或多个技术特征所构成的独立实施例：其中所述多位时钟门控单元在各自的门控信号路径中具有多个输入门，并且其中所述输入门接收所述扫描启用信号和所述各自的时钟门控信号，并且具有受所述扫描启用信号控制的至少一个公共元件。

根据第一方面所述的集成电路的一个实施方式，还包括具有下述一个或多个技术特征所构成的独立实施例：其中所述输入门对所述扫描启用信号和所述各自的时钟门控信号执行逻辑NOR函数。

根据第一方面所述的集成电路的一个实施方式，还包括具有下述一个或多个技术特征所构成的独立实施例：其中所述门控信号路径包括：在所述输入时钟信号的一相位期间阻断由所述时钟门控信号对所述受门控时钟输出的控制的各自的开关；各自的门控信号缓冲器；以及各自的正反馈路径，用于在所述开关阻断由所述时钟门控信号对所述受门控时钟输出的控制的相位期间保持所述门控信号缓冲器的输出，其中所述正反馈路径包括由所述时钟信号控制的公共元件。

根据第一方面所述的集成电路的一个实施方式，还包括具有下述一个或多个技术特征所构成的独立实施例：其中所述受门控时钟输出具有在所述各自的受门控时钟输出处控制所述受门控时钟信号的多个输出门，其中所述输出门具有受所述时钟信号控制的至少一个公共元件。

第二方面，本发明的一种实施例提供一种使用电子设计自动化(EDA)工具的集成电路(IC)的物理设计的方法，其中所述集成电路包括用于将输入时钟信号分发给所述集成电路的元件的时钟树，并且其中所述时钟树包括受时钟门控信号控制以选择性地中断所述时钟信号对所述集成电路的所述元件的分发的多个时钟门控单元，所述方法包括：

以各自的初始时钟输入路径和初始的受门控时钟输出路径来限定所述时钟门控单元的初始位置；

将所选择的各个所述时钟门控单元从所述初始位置移动到至少两个所述所选的时钟门控单元邻接的修改后位置；以及

合并邻接的时钟门控单元，其中合并包括：将邻接的时钟门控单元替换为多位时钟门控单元，其中所述多位时钟门控单元具有时钟输入路径、用于接收所述邻接的时钟门控单元的各自的时钟门控信号的多个门控信号输入、以及所述各自的时钟门控信号控制的多个相应的受门控时钟输出路径，并且

其中所产生的多位时钟门控单元的所述时钟输入路径的电容低于所述相应的时钟门控单元在移动和合并之前的所述时钟输入路径的总电容。