[发明专利]一种无运放超低温漂的带隙基准电路

权利要求书

1.一种无运放超低温漂的带隙基准电路，其特征在于：包括正温度系数电路、负温度系数电路和高阶补偿电路,正温度系数电路用于产生随温度变化正相关的电流，负温度系数电路用于产生随温度变化负相关的负温度系数电流，高阶补偿电路是由正负温度系数电路串联组成，用来补偿输出负温度相关性VBE的高阶项，使输出具有超低温漂的基准电压；所述正温度系数电路包括各自组成共源共栅对的PMOS管M1a与PMOS管M1b、NMOS管M2a与NMOS管M2b、PMOS管M3a与PMOS管M3b、PMOS管M4a与PMOS管M4b、NMOS管M5a与NMOS管M5b、NMOS管M6a与NMOS管M6b，电阻R1、电阻R2、电阻R3、电阻R4，NPN型三极管Q1、NPN型三极管Q2；PMOS管M1a的源端连接到电源VDD，PMOS管M1a的漏端与PMOS管M1b的源端连接，PMOS管M1b的漏端与电阻R1上端连接，电阻R1的另一端下端与NMOS管M2a的漏端连接，NMOS管M2a的源端与NMOS管M2b的漏端连接；PMOS管M3a的源端连接到电源VDD，PMOS管M3a的漏端与PMOS管M3b的源端连接，PMOS管M3b的漏端与电阻R2上端连接，电阻R2的另一端下端与NMOS管M5a的漏端连接，NMOS管M5a的源端与NMOS管M5b的漏端连接；PMOS管M4a的源端连接到电源VDD，PMOS管M4a的漏端与PMOS管M4b的源端连接，PMOS管M4b的漏端与电阻R3上端连接，电阻R3的另一端下端与NMOS管M6a的漏端连接，NMOS管M6a的源端与NMOS管M6b的漏端连接；M2b的源端与M6b的源端共同连接到三极管Q2的集电极上，NMOS管M5b的源端连接到NPN型三极管Q1的集电极，NPN型三极管Q1的基极与自身集电极连接，NPN型三极管Q2的基极与自身集电极连接，NPN型三极管Q2的发射极与电阻R4上端连接，NPN型三极管Q1的发射极与电阻R4的另一端下端共同连接到公共地；PMOS管M1a的栅端、PMOS管M3a的栅端、PMOS管M4a的栅端、PMOS管M7a的栅端共同连接到PMOS管M1b的漏端；PMOS管M1b的栅端、PMOS管M3b的栅端、PMOS管M4b的栅端、PMOS管M7b的栅端共同连接到NMOS管M2a的漏端；NMOS管M2a的栅端与PMOS管M3b的漏端连接，NMOS管M2b的栅端与NMOS管M5a的漏端连接；NMOS管M5a的栅端和NMOS管M6a的栅端共同与PMOS管M4b漏端连接，NMOS管M5b的栅端和NMOS管M6b的栅端共同与NMOS管M6a漏端连接；NMOS管M2b的源端与NMOS管M6b的源端连接；所述负温度系数电路，包括组成共源共栅对的PMOS管M7a与PMOS管M7b，NPN型三极管Q3，电阻R5，NMOS管M8，PMOS管M7a的源端连接到电源VDD，PMOS管M7a的漏端与PMOS管M7b的源端连接，PMOS管M7b的漏端与NPN型三极管Q3的集电极连接，NPN型三极管Q3的基极连接到自身的集电极端，NPN型三极管Q3的发射极与电阻R5的上端连接，电阻R5的另一端下端与NMOS管M8的漏端，NMOS管M8的栅端与自身的漏端连接，NMOS管M8的源端连接到公共地；所述高阶补偿电路，包括PNP型三极管Q4，NPN型三极管Q5，NPN型三极管Q6；电阻R6a、电阻R6b，电阻R7a、电阻R7b，电阻R8；NMOS管M9，PNP型三极管Q4的发射极连接到电源VDD，PNP型三极管Q4的基极与自身集电极共同连接到电阻R6a的上端，电阻R6a的另一端下端连接和电阻R6b的上端共同连接到输出端V_REF上，电阻R6b的另一端下端与NMOS管M9的漏端、电阻R7a的上端以及电阻R7b的上端连接，NMOS管M9的栅端与NMOS管M8的栅端连接；电阻R7a的另一端下端与NPN型三极管Q5的集电极连接，三极管Q5的发射极与电阻R8的上端连接，电阻R7b的另一端下端与NPN型三极管Q6的集电极连接，三极管Q6的基极与三极管Q5的基极连接； NMOS管M9的源端、电阻R8的另一端下端以及三极管Q6的发射极共同连接到公共地；所述PMOS管M1a、PMOS管M3a、PMOS管M4a、PMOS管M7a的宽长比为N:1:1:M，对应的PMOS管M1b、PMOS管M3b、PMOS管M4b、PMOS管M7b的宽长比为N:1:1:M。