[发明专利]一种缓存一致性管理方法及节点控制器

说明书

本发明实施例公开了一种缓存一致性管理方法及节点控制器，该方法应用于多处理器系统，该多处理器系统包含第一表单、第二表单和至少两个节点，每一个节点中包含至少一个处理器，该方法包括：根据数据的地址信息，在第一表单中确定与地址信息对应的第一表项，第一表项包含第一字段和第二字段，第一字段用于记录数据的占用状态，若第一字段为独占状态，则第二字段用于指示独占数据的节点；若第一字段为共享状态，则根据数据的地址信息和第二字段，在第二表单中确定第二表项，第二表项中包含第三字段，第三字段用于指示共享数据的节点。本发明实施例在不影响目录查询精度的情况下，对目录的容量进行压缩，从而减少查询时间，提高查询效率。

技术领域

本发明涉及多处理器系统技术领域，尤其涉及一种缓存一致性管理方法及节点控制器。

背景技术

多处理器系统是指包含两台或多台功能相近的处理器，处理器之间彼此可以交换数据，所有处理器共享内存，I/O设备，控制器，以及外部设备，整个硬件系统由统一的操作系统控制，在处理器和程序之间实现作业、任务、程序、数组极其元素各级的全面并行。

大多数商用高速缓存一致性非均匀存储访问(Cache-Coherent Non-UniformMemory Access，CC-NUMA)多处理机系统使用基于目录的高速缓存一致性协议，CC-NUMA多处理机系统的存储器在物理上是分布的，所有的局部存储器构成了共享的全局地址空间。CC-NUMA多处理机系统最显著的优点是程序员无需明确地在节点上分配数据，系统的硬件和软件会自动在各节点上分配数据。在程序运行过程中，高速缓存一致性硬件会自动地将数据移至需要它的地方。

请参阅1，图1为现有技术中CC-NUMA多处理器系统的架构示意图，该系统由多个节点(如：Node0、Node1、Node2…NodeN)构成网络互联，每个节点均包括：节点控制器(如：Node0中的NC0和Node2中的NC2)和至少一个处理器(如：CPU0…CPUn)，每个处理器均包括：内存(Dual-Inline-Memory-Modules，DIMM)和三级缓存L3。

在CC-NUMA多处理器系统中，各节点中的L3总容量在几百MB左右，而内存总容量通常在几十TB左右。通常地，处理器缓存的数据绝大部分是位于内存中的，只有少数的数据是位于L3中，而数据缓存在跨节点的L3中则更少。为了记录跨节点缓存的数据，节点控制器上会设置目录(Directory，DIR)，用于存储本节点内数据被其他节点处理器缓存的情况。如：Node2中的数据被Node0中的CPU0的L3缓存，则NC2对应的目录上会记录此数据被Node0缓存，并记录其缓存状态为独占或共享。

请参阅图2，图2为现有技术中CC-NUMA多处理器系统中的目录的结构示意图，该目录采用缓存cache结构，其包括：由j组group(如：group0、group1、group2、group3…groupj-2和groupj-1)m路wag(如：wag0、wag1…wagm-2和wagm-1)标签项tag entry组成的标签矩阵tag array和由j组(如：group0、group1、group2、group3…groupj-2和groupj-1)m路(如：wag0、wag1…wagm-2和wagm-1)向量项vector entry组成的向量矩阵vector array。其中，m、j均为自然数，tag entry与vector entry是一一对应的，每个tag entry均包括：标签tag字段和占用状态state字段，tag字段为系统所要访问的数据对应的内存地址的高位地址，state字段包括独占状态和共享状态，每个vector entry均包括：有效位V字段和共享向量share vector字段，该sharevector字段用于指示独占或共享数据的节点。