[发明专利]带隙基准源电路

说明书

技术领域

本发明涉及一种半导体集成电路制造，特别是涉及一种带隙基准源电路。

背景技术

一般在电源电压域为5V的应用中，由于工作电压一般都有正负10％的要求，即在5.5V的电源下必须保证正常工作，而由于高压报警VD的最低偏差不能影响到5.5V的正常工作，VD为voltage detector即电压检测器，通过电压检测器检测电压来判断电压是否超过了高压报警值，所以高压报警电压可能会到6V以上，譬如典型的高压报警VD为6V+/-0.4V，最低电压5.6V大于5.5V的正常工作电压，最高电压会到6.4V，即，当高压报警VD为6V+/-0.4V，有可能在5.6V时就发出高压报警，也有可能需要到6.4V时才发生高压报警，发生高压报警的电源电压值可能为6V+/-0.4V之间的任何值。而对于5V CMOS工艺，对于6.4V的电源电压，也即当电源电压为6.4V时器件可能还会正常工作，这样器件在某些状态下会有明显的衬底漏电，严重影响了带隙基准源的精度。

发明内容

本发明所要解决的技术问题是提供一种带隙基准源电路，能降低电路中的衬底漏电流，提高基准电压的精度。

为解决上述技术问题，本发明提供的带隙基准源电路包括：三个镜像电流支路、三个带隙路径和一个运算放大器。

三个所述带隙路径利用采用二极管连接方式连接的双极型晶体管的基射电压和基射电压差具有相反的温度系数的叠加形成和温度无关的基准电压。

各所述带隙路径的底端接地，各所述带隙路径的顶端和电源电压之间连接有一个所述镜像电流支路，各所述镜像电流支路分别包括一个镜像PMOS管和一个辅助PMOS管。

各所述镜像电流支路的镜像PMOS管互为镜像，各所述镜像电流支路的镜像PMOS管的源极都接电源电压；各所述镜像电流支路的镜像PMOS的漏极连接对应的所述辅助PMOS管的源极，各所述镜像电流支路的所述辅助PMOS管的漏极连接到对应的所述带隙路径的顶端。

三个所述带隙路径中的第三带隙路径作为输出路径，所述第三带隙路径的顶端输出基准电压；第一带隙路径的顶端和第二带隙路径的顶端连接到所述运算放大器的两个输入端。

各所述镜像电流支路的镜像PMOS管的栅极都连接到所述运算放大器的输出端；各所述镜像电流支路的所述辅助PMOS管的栅极连接在一起且连接第一偏置电压。

各所述镜像电流支路的镜像PMOS管的衬底电极和辅助PMOS管的衬底电极都连接到电源电压。

所述运算放大器的输出端输出一个小于所述电源电压的高电平，所述第一偏置电压小于所述运算放大器的输出电压信号，在带隙基准源电路工作时所述辅助PMOS管的使所述镜像PMOS管的漏极电压提升到使对应的所述镜像PMOS管的栅漏电压差小于使所述镜像PMOS管的衬底漏电流以纳安/伏的速率大幅增加的值，同时对应的所述辅助PMOS管的栅漏电压差也小于使所述辅助PMOS管的衬底漏电流以纳安/伏的速率大幅增加的值。

进一步的改进是，所述运算放大器采用折叠式差分共源共栅主体放大电路结构，由第一NMOS管和第二NMOS管组成两个差分输入的共源放大管，由第一PMOS管和第二PMOS管组成两个共栅放大管，所述第二PMOS管的漏极为所述运算放大器的输出端，所述第一PMOS管的源极和所述第二PMOS管的源极分别连一个由PMOS管组成的电流源电路，所述第一PMOS管的漏极通过一个辅助PMOS管连接负载电路；所述第一PMOS管的衬底电极和对应的辅助PMOS管的衬底电极都连接到电源电压；所述第一PMOS管对应的辅助PMOS管的栅极连接所述第一偏置电压，在带隙基准源电路工作时所述第一PMOS管对应的辅助PMOS管使所述第一PMOS管的漏极电压提升到使对应的所述第一PMOS管的栅漏电压差小于使所述第一PMOS管的衬底漏电流以纳安/伏的速率大幅增加的值，同时对应的所述辅助PMOS管的栅漏电压差也小于使所述辅助PMOS管的衬底漏电流以纳安/伏的速率大幅增加的值。

进一步的改进是，所述镜像PMOS管的栅漏电压差小于3V，对应的所述所述辅助PMOS管的栅漏电压差也小于3V。

进一步的改进是，所述镜像PMOS管的栅漏电压差和所述第一PMOS管的栅漏电压差都小于3V，对应的所述所述辅助PMOS管的栅漏电压差也小于3V。