[发明专利]栅极驱动电路及其驱动方法和显示装置

说明书

本发明属于显示技术领域，具体涉及栅极驱动电路及驱动方法和显示装置。该栅极驱动电路中：输入模块连接本级上拉节点、输入信号和电源，用于将本级上拉节点的电压上拉为高电平，本级上拉节点为输入模块与输出模块之间的连接点；输出模块连接本级上拉节点、第一时钟信号，用于在第一时钟信号和本级上拉节点的控制下通过输出端输出栅极驱动信号；复位模块连接重置信号、本级上拉节点和参考电压，用于在重置信号的控制下复位本级上拉节点的电压；保持模块连接输入信号、下一级上拉节点的信号、第一时钟信号、第二时钟信号、参考电压、本级上拉节点和输出模块，用于将本级上拉节点的电压和输出模块的输出信号持续下拉为低电平。该栅极驱动电路噪声小。

技术领域

本发明属于显示技术领域，具体涉及一种栅极驱动电路及其驱动方法和显示装置。

背景技术

现有技术中，显示屏中每一像素结构均包括薄膜晶体管(Thin Film Transistor，简称TFT)，其中的栅线驱动信号由驱动芯片(Driver IC)提供，通过时序控制器Tcon将矩形波形移位作为栅极驱动信号提供给显示屏的栅线。

随着薄膜晶体管技术的迅速发展，各个生产厂家正努力研究新技术以降低成本，从而提升产品的市场竞争力。阵列基板行驱动(Gate On Array，简称GOA)技术应运而生，其是将薄膜晶体管的栅极开关电路集成在阵列基板上，去掉栅极集成电路部分，从而节省了材料和工艺步骤，达到降低成本的目的。

现有的具有一个电容的GOA电路中，有的是通过一个时钟信号控制下拉节点PD，然后再通过下拉节点PD控制上拉节点PU和输出端OUT的下拉。但是，由于下拉节点PD的占空比为50％，所以输出端OUT在扫描周期一半时间内被下拉，另一半时间悬浮floating，导致输出端OUT的噪声比较大；有的通过电源VDD控制下拉节点PD，从而使下拉节点PD一直处于高电压状态，这样可以使上拉节点PU和输出端OUT一直被拉低，这样的结构虽然解决了噪声问题，但是不利于薄膜晶体管的寿命。

可见，设计一种噪声小，能保证薄膜晶体管具有较长寿命的驱动电路成为目前亟待解决的技术问题。

发明内容

本发明所要解决的技术问题是针对现有技术中存在的上述不足，提供一种栅极驱动电路及其驱动方法和显示装置，该栅极驱动电路噪声小，能保证薄膜晶体管具有较长寿命。

解决本发明技术问题所采用的技术方案是该栅极驱动电路，包括多个级联的栅极驱动单元，每一所述栅极驱动单元用于为一条栅线提供栅极驱动信号，所述栅极驱动单元包括输入模块、输出模块、复位模块和保持模块，其中：

所述输入模块，分别连接本级所述栅极驱动单元的上拉节点、输入信号和电源，用于将本级所述栅极驱动单元的所述上拉节点的电压上拉为高电平，本级所述栅极驱动单元的所述上拉节点为所述输入模块与输出模块之间的连接点；

所述输出模块，分别连接本级所述栅极驱动单元的所述上拉节点、第一时钟信号，用于在第一时钟信号和本级所述栅极驱动单元的所述上拉节点的控制下通过输出端输出栅极驱动信号；

所述复位模块，分别连接重置信号、本级所述栅极驱动单元的所述上拉节点和参考电压，用于在重置信号的控制下复位本级所述栅极驱动单元的所述上拉节点的电压；

所述保持模块，分别连接输入信号、下一级所述栅极驱动单元的所述上拉节点的信号、所述第一时钟信号、第二时钟信号、参考电压、本级所述栅极驱动单元的所述上拉节点和所述输出模块，用于将本级所述栅极驱动单元的所述上拉节点的电压和所述输出模块的输出信号持续下拉为低电平。

优选的是，所述输入模块包括第一晶体管，所述第一晶体管的栅极连接输入信号，第一极连接所述电源，第二极连接本级所述栅极驱动单元的所述上拉节点。

优选的是，所述复位模块包括第二晶体管，所述第二晶体管的栅极连接重置信号，第一极连接本级所述栅极驱动单元的所述上拉节点，第二极连接所述参考电压。