[发明专利]半导体元件及其制作方法在审
申请号: | 201610292063.8 | 申请日: | 2016-05-05 |
公开(公告)号: | CN107346739A | 公开(公告)日: | 2017-11-14 |
发明(设计)人: | 张竞予;傅思逸;洪裕祥;许智凯;程伟麒;郑志祥 | 申请(专利权)人: | 联华电子股份有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L21/28;H01L29/78;H01L29/423 |
代理公司: | 北京市柳沈律师事务所11105 | 代理人: | 陈小雯 |
地址: | 中国台湾*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 元件 及其 制作方法 | ||
1.一种制作半导体元件的方法,包含:
提供一基底;
形成一栅极结构于该基底上;以及
形成一第一间隙壁于该栅极结构旁,该第一间隙壁包围住一气孔且该第一间隙壁由单一材料所构成。
2.如权利要求1所述的方法,另包含:
形成一虚置栅极于该基底上;
形成一第二间隙壁于该虚置栅极旁;
形成一层间介电层环绕该第二间隙壁;
将该虚置栅极转换为该栅极结构;
去除部分该栅极结构;
去除该第二间隙壁以形成一凹槽于该栅极结构旁;以及
形成该第一间隙壁于该凹槽内。
3.如权利要求2所述的方法,其中该第二间隙壁包含氮化硅。
4.如权利要求2所述的方法,其中该栅极结构包含高介电常数介电层、功函数金属层以及低阻抗金属层。
5.如权利要求4所述的方法,其中该高介电常数介电层为U型。
6.如权利要求2所述的方法,其中形成该第一间隙壁的步骤包含:
形成一衬垫层于该层间介电层的上表面及侧壁以及该栅极结构的上表面及侧壁;
进行一修整制作工艺去除部分该衬垫层以形成该第一间隙壁包围住该气孔。
7.如权利要求6所述的方法,另包含进行一原子层沉积制作工艺来形成该衬垫层。
8.如权利要求6所述的方法,另包含进行一高密度等离子体沉积制作工艺来形成该衬垫层。
9.如权利要求1所述的方法,其中该第一间隙壁延伸至该栅极结构的上表面。
10.如权利要求1所述的方法,另包含形成一硬掩模于该第一间隙壁上。
11.如权利要求1所述的方法,其中该第一间隙壁包含二氧化硅。
12.一种半导体元件,包含:
基底;
栅极结构设于该基底上;以及
间隙壁设于该栅极结构旁,其中该间隙壁包围住一气孔且该间隙壁由单一材料所构成。
13.如权利要求12所述的半导体元件,其中该栅极结构包含高介电常数介电层、功函数金属层以及低阻抗金属层。
14.如权利要求13所述的半导体元件,其中该高介电常数介电层为U型。
15.如权利要求12所述的半导体元件,其中该间隙壁延伸至该栅极结构的上表面。
16.如权利要求12所述的半导体元件,其中该间隙壁上表面包含一平坦表面。
17.如权利要求12所述的半导体元件,另包含一层间介电层环绕该栅极结构。
18.如权利要求12所述的半导体元件,另包含硬掩模,设于该间隙壁上,其中该硬掩模上表面切齐该层间介电层上表面。
19.如权利要求18所述的半导体元件,其中该硬掩模包含氮化硅。
20.如权利要求12所述的半导体元件,其中该间隙壁包含二氧化硅。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司,未经联华电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201610292063.8/1.html,转载请声明来源钻瓜专利网。
- 上一篇:超结功率器件的制作方法
- 下一篇:一种无噪音节能环保搅拌设备
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造