[发明专利]一种相控阵三维声学摄像声呐系统的故障检测方法

说明书

技术领域

本发明涉及三维声学摄像技术领域，具体涉及一种相控阵三维声学摄像声呐系统的故障检测方法。

背景技术

相控阵三维声学摄像声呐系统是一种新型的实时三维成像声呐，它用一个声脉冲透射整个观察体积，利用相控阵技术同时产生上万个实时接收的波束信号，经过实时信号处理得到三维声呐图像。相控阵三维声学摄像声呐系统是一个相当庞大的电子产品，它是一个由数以千万计的元器件、零部件、结构件组成的具有特定功能的大型电子设备。它的特点是，系统复杂，由水上和水下两大部分组成，机电一体，数字模拟兼备，安装和工作环境差，因此对其可测试性要求较高。

传统的测试及故障定位方法会将设备从水下提起至岸边实验平台，打开设备机盖，对大量的元器件，包括CPU、FPGA、前端大规模信号调理电路、板间连接线等进行逐一测试，进行故障定位。传统的测试及故障定位方法定位故障操作复杂，周期长，还需要有经验的调试人员，故传统的测试已经不能满足系统或设备的测试性要求。

目前机内测试，简称BIT(Built-in Test)技术已成为改善系统或设备测试性与诊断能力的重要途径。BIT是指设备依靠自身的电路和程序来完成对系统的故障诊断和隔离，BIT也是提高系统可测试性，保证系统工作可靠性，减少系统维护费用的关键技术，它通过附加在系统内的软件和硬件对系统进行在线的故障检测。

国内对BIT的研究起步较晚，BIT的方法研究相对薄弱，对于相控阵三维声学摄像声呐系统的BIT研究尚处于空白，故亟需一种相控阵三维声学摄像声呐系统的BIT机内测试方法。

BIT设计的基本要求如下：

(l)BIT应该作为系统设计的一部分，从系统设计开始就加以考虑，BIT设计应该贯穿于产品设计的各个阶段；

(2)根据使用维修和测试要求，系统、分系统和设备都可分别设计必要的BIT电路；

(3)BIT故障检测器的设计应保证满足操作人员和维修人员的要求；

(4)BIT电路的可靠性必须高于被测设备的可靠性。BIT电路的故障率在任何情况下都不能超过被测试设备故障率的10％；

(5)BIT电路中的故障不影响系统功能；

(6)BIT必须设计成故障安全的，BIT电路本身的故障或连线错误应导致一个故障指示；

(7)BIT容差的设计应保证在预期的工作环境中故障检测率最大而虚警率低；

(8)BIT电路应尽可能应用微处理器和微诊断器用于测试与监控；

(9)设计增量限制，BIT电路和装置组成的电子系统设计的增量不应超过电子系统电路的10％；

(10)BIT电路或装置的重量、体积和功耗应不超过设计要求的限制；

(11)BIT设计费用要求：在满足设计要求的前提下，BIT的设计成本应该最低。

发明内容

本发明提供了一种相控阵三维声学摄像声呐系统的故障检测方法，以BIT设计要求为原则，实现自动准确定位三维声学摄像声纳系统故障，检测覆盖率高，故障定位周期短，极大地提高了设备的可测试性。

一种相控阵三维声学摄像声呐系统的故障检测方法，所述相控阵三维声学摄像声呐系统包括主控机PC、与主控机PC通讯连接的通讯处理器CPU、与通讯处理器CPU通讯连接的主信号处理机FPGA、与主信号处理机FPGA连接的至少一个子信号处理机FPGA，每个子信号处理机FPGA依次连接有信号调理和同步A/D采样电路，以及水声换能器，所述相控阵三维声学摄像声呐系统还包括：芯片状态检测器、模拟多路选择器、以及回波模拟器，其中芯片状态检测器与主控机PC、通讯处理器CPU、主信号处理机FPGA和各子信号处理机FPGA通信连接，模拟多路选择器与信号调理和同步A/D采样电路通讯连接，水声换能器通过模拟多路选择器与信号调理和同步A/D采样电路通讯连接，回波模拟器和模拟多路选择器通讯连接，所述的故障检测方法包括：

步骤1，通讯处理器CPU、主信号处理机FPGA、子信号处理机FPGA启动并向芯片状态检测器反馈启动状态，芯片状态检测器向主控机PC传输启动状态，若启动状态均为正常，则进行步骤2；

步骤2，对主控机PC和通讯处理器CPU的通讯链路，以及通讯处理器CPU和主信号处理机FPGA的通讯链路进行串行测试，对主处理机FPGA与各子处理机FPGA之间的通讯链路进行并行测试，测试结果反馈至芯片状态检测器，芯片状态检测器向主控机PC传输通讯链路测试结果，若测试结果均合格，则进行步骤3；