[发明专利]阵列基板和显示装置

说明书

技术领域

本发明涉及显示器领域，特别涉及一种阵列基扳和显示装置。

背景技术

阵列基板行驱动(GateDriveonArray，简称GOA)技术是一种将液晶显示器(LiquidCrystalDisplay，简称LCD)的栅极驱动(GateDriver)集成电路(IntegratedCircuit，简称IC)集成在阵列(Array)基板上的一种技术。

采用该技术的阵列基板通常包括像素显示区和像素显示区以外的驱动电路区。其中，像素显示区设置有多行像素单元，每行像素单元与一根栅线相连。驱动电路区通常布置有多个GOA单元、中间引线以及输送时钟(Clock，简称CLK)信号到GOA单元的CLK走线。多个GOA单元设置在像素显示区的同一侧且沿与栅线垂直的方向(简称竖直方向)排列。每个GOA单元通过引线与一行像素单元的栅线相连。多根CLK走线平行设置在GOA单元的外侧(即像素显示区的相反侧)，每根CLK走线沿竖直方向延伸，GOA单元通过中间引线与对应的CLK走线连接。

在上述布线结构中，中间引线在连接CLK走线和GOA单元时，会与位于所连接的CLK走线与GOA单元之间的CLK走线发生交叉，由于CLK走线与中间引线设置在不同层，因此在中间引线与CLK走线交叉处会产生寄生电容。

CLK走线上的寄生电容沿着CLK走线的延伸方向分布，因此一根CLK走线上的时钟信号传输到近端和远端时，由于经过的线路上的寄生电容数量的差别，导致传输到近端和远端的延迟相差很大；另外，距离GOA单元较远的CLK走线上的寄生电容的数量少于距离GOA单元较近的CLK走线上的寄生电容数量，导致不同CLK走线在将时钟信号传输到相同距离时，传输延迟也不一样，大大影响显示画面的品质。

发明内容

为了解决一根CLK走线传输时钟信号到CLK走线的近端和远端延迟差很大以及各个CLK走线之间信号传输延迟不同的问题，本发明实施例提供了一种阵列基板和显示装置。所述技术方案如下：

第一方面，本发明实施例提供了一种阵列基板，所述阵列基板包括多个阵列基板行驱动GOA单元、多根时钟CLK走线以及多根中间引线，所述CLK走线与所述中间引线不同层设置，所述多个GOA单元中的每个GOA单元通过所述多根中间引线中的K根中间引线与所述多根CLK走线中的K根CLK走线连接，且每根所述中间引线只连接一个所述GOA单元和一根所述CLK走线，K大于0且K为偶数，所述阵列基板还包括多根CLK支线，所述多根CLK走线中的每根CLK走线的两端分别连接所述多根CLK支线中的至少一根CLK支线的两端，且所述多根CLK支线中的每根CLK支线只与所述多根CLK走线中的一根CLK走线连接，所述多根CLK走线设置在所述多根CLK支线和所述GOA单元之间。

在本发明实施例的一种实现方式中，所述多根CLK走线和所述多根CLK支线均平行设置。

在本发明实施例的另一种实现方式中，所述多根CLK支线包括按照距离GOA单元由近到远的顺序依次排列的第1-第M根CLK支线，所述多根CLK走线包括按照距离GOA单元由远到近的顺序依次排列的第1-第M根CLK走线，第N根CLK支线与第N根CLK走线连接，M为大于1的整数，M≥N≥1且N为整数。

在本发明实施例的另一种实现方式中，所述CLK支线的远端与所述CLK走线的远端同层连接。

在本发明实施例的另一种实现方式中，所述CLK支线的近端通过过孔与所述CLK走线的近端连接。

在本发明实施例的另一种实现方式中，所述阵列基板还包括支线引线，所述支线引线通过过孔连接所述CLK支线与所述CLK走线。

在本发明实施例的另一种实现方式中，所述多根CLK走线和所述多根CLK支线中两端连接的CLK支线和CLK走线中部相连。

在本发明实施例的另一种实现方式中，所述CLK支线和所述CLK走线中部分别对应设置有1至3个连接点，所述CLK支线和所述CLK走线的对应的连接点相连。

在本发明实施例的另一种实现方式中，所述多个GOA单元和多根CLK走线设置在像素显示区两侧。

在本发明实施例的另一种实现方式中，所述每个GOA单元分别通过所述多根中间引线中的两根中间引线与所述多根CLK走线中的两根CLK走线连接。

第二方面，本发明实施例提供了一种显示装置，所述显示装置包括第一方面任一项所述的阵列基板。

本发明实施例提供的技术方案带来的有益效果是：