[发明专利]半导体器件和半导体系统

权利要求书

1.一种半导体系统，包括：

第一半导体器件，被配置成输出命令地址；以及

第二半导体器件，被配置成：产生包括脉冲的第一控制信号，产生响应于存储体激活信号而使能的第二控制信号，以及响应于第一控制信号和第二控制信号来产生内部电压，所述脉冲在其脉冲宽度上同步于存储体激活信号的触发时间来被控制，所述存储体激活信号用于响应于命令地址而选择在激活操作中要激活的存储体，

其中，第一控制信号包括同步于存储体激活信号的使能时间而产生的第一脉冲和同步于存储体激活信号的禁止时间而产生的第二脉冲。

2.如权利要求1所述的半导体系统，其中，在第二控制信号的使能时段期间，内部电压响应于第一控制信号的脉冲而被驱动至整数倍。

3.如权利要求1所述的半导体系统，其中，第二半导体器件包括：

激活信号发生块，被配置成根据命令地址的组合来产生按激活模式来使能的存储体激活信号；

控制信号发生块，被配置成产生第一控制信号和第二控制信号，第一控制信号包括第一脉冲和第二脉冲，第一脉冲和第二脉冲同步于存储体激活信号触发时的时间来产生，第二控制信号同步于存储体激活信号被使能时的时间来使能；以及

内部电压发生块，被配置成响应于第一控制信号的第一脉冲和第二脉冲以及第二控制信号来驱动内部电压，以及将驱动的内部电压供应给存储区。

4.如权利要求3所述的半导体系统，其中，控制信号发生块包括：

第一延迟设置电路，被配置成：通过将存储体激活信号反相和缓冲来产生反相激活信号和激活延迟信号，通过将激活延迟信号延迟第一时段来产生激活脉冲，以及通过将激活脉冲反相来产生反相激活脉冲；

信号求和电路，被配置成产生包括第三脉冲和第四脉冲的预控制信号，第三脉冲通过将激活延迟信号与反相激活脉冲求和来产生，第四脉冲通过将反相激活信号与激活脉冲求和来产生；以及

第二延迟设置电路，被配置成产生包括第一脉冲和第二脉冲的第一控制信号，以及产生响应于反相激活信号而使能的第二控制信号，第一脉冲和第二脉冲通过控制预控制信号的第三脉冲和第四脉冲的脉冲宽度来产生。

5.如权利要求4所述的半导体系统，其中，第一延迟设置电路包括：

第一缓冲器，被配置成通过将存储体激活信号反相和缓冲来产生反相激活信号；

第二缓冲器，被配置成通过将反相激活信号反相和缓冲来产生激活延迟信号；

第一延时器，被配置成通过将激活延迟信号延迟第一时段来产生激活脉冲；以及

第三缓冲器，被配置成通过将激活脉冲反相和缓冲来产生反相激活脉冲。

6.如权利要求4所述的半导体系统，其中，信号求和电路包括：

第一求和部，被配置成产生第一求和信号，第一求和信号包括通过将激活延迟信号与反相激活脉冲求和而产生的脉冲；

第二求和部，被配置成产生第二求和信号，第二求和信号包括通过将反相激活信号与激活脉冲求和而产生的脉冲；以及

第三求和部，被配置成通过将第一求和信号与第二求和信号求和来产生预控制信号。

7.如权利要求5所述的半导体系统，其中，第二延迟设置电路包括：

第一脉冲宽度调节部，被配置成产生延迟控制信号，延迟控制信号包括在从预控制信号的脉冲被产生时的时间开始的第二时段期间产生的脉冲；

第二脉冲宽度调节部，被配置成产生第一控制信号，第一控制信号包括在从延迟控制信号的脉冲被产生时的时间开始的第三时段期间产生的第一脉冲和第二脉冲；以及

逻辑部，被配置成产生响应于反相激活信号而使能的第二控制信号。

8.如权利要求7所述的半导体系统，其中，第一脉冲宽度调节部包括第二延时器，第二延时器将预控制信号的脉冲延迟第二时段。

9.如权利要求7所述的半导体系统，其中，第二脉冲宽度调节部包括第三延时器，第三延时器将延迟控制信号的脉冲延迟第三时段。