[发明专利]一种基于MapReduce的K-means聚类算法FPGA加速系统

权利要求书

1.一种基于MapReduce的K-means聚类算法FPGA加速系统，其特征在于，

该加速系统可模块化设计，可多个独立并行设置于集群中实现加速；

所述加速系统包括：Map任务数据收发子系统、Map任务加速子系统、Reduce任务数据收发子系统和Reduce任务加速子系统；

所述Map任务数据收发子系统传送来自PCIe端的对应数据给所述Map任务加速子系统，并将所述Map任务加速子系统的计算结果数据回传给PCIe端；

所述Reduce任务数据收发子系统传送来自所述PCIe端的对应数据给所述Reduce任务加速子系统，并将所述Reduce任务加速子系统最终计算结果回传给PCIe端；

所述Reduce任务加速子系统完成K-means聚类算法中单个MapReduce任务的Reduce计算阶段，即计算K个类簇的聚类中心；

所述Map任务加速子系统完成所述K-means聚类算法中单个MapReduce任务的Map计算阶段，即计算数据对象与K个所述聚类中心的距离，并将所述数据对象指派到一个距离其最近的聚类中心所在的类簇。

2.如权利要求1所述的基于MapReduce的K-means聚类算法FPGA加速系统，其特征在于，

所述Map任务数据收发子系统和所述Reduce任务数据收发子系统的组成都包括各自的交互接口模块、数据读取模块和数据发送模块；

所述Map任务数据收发子系统中的数据读取模块、数据发送模块与所述PCIe端相连，所述Map任务加速子系统与所述Map任务数据收发子系统中的数据读取模块相连，所述Map任务数据收发子系统中的数据发送模块与所述Map任务加速子系统相连；所述Map任务数据收发子系统中的交互接口模块与所述PCIe端相连，所述Map任务加速子系统与所述Map任务数据收发子系统中的交互接口模块相连；

所述Reduce任务数据收发子系统中的数据读取模块、数据发送模块与所述PCIe端相连，所述Reduce任务加速子系统与所述Reduce任务数据收发子系统中的数据读取模块相连，所述Reduce任务数据收发子系统中的数据发送模块与所述Reduce任务加速子系统相连；所述Reduce任务数据收发子系统中的交互接口模块与PCIe端相连，所述Reduce任务加速子系统与所述Reduce任务数据收发子系统中的交互接口模块相连。

3.如权利要求2所述的基于MapReduce的K-means聚类算法FPGA加速系统，其特征在于，

所述Map任务数据收发子系统中的交互接口模块和所述Reduce任务数据收发子系统中的交互接口模块包含多个配置寄存器和多个状态寄存器，通过寄存器地址与上层PCIe端完成信息交互；所述多个配置寄存器接收来自上层PCIe端的配置数据和启动信号，所述多个状态寄存器存储所述加速系统的工作状态供所述上层PCIe端查询；

所述Map任务数据收发子系统中的数据读取模块和所述Reduce任务数据收发子系统中的数据读取模块包含第一命令队列、长度队列和第一数据队列；所述第一命令队列接收来自所述上层PCIe端的待加速数据读命令，所述长度队列保存所述待加速数据的长度信息，所述待加速数据送入所述第一数据队列缓存，所述Map任务数据收发子系统中数据读取模块的所述待加速数据最终发送给所述Map任务加速子系统，所述Reduce任务数据收发子系统中数据读取模块的所述待加速数据最终发送给所述Reduce任务加速子系统；

所述Map任务数据收发子系统中的数据发送模块和所述Reduce任务数据收发子系统中的数据发送模块包含第二命令队列和第二数据队列，当需要通过PCIe端向上层发送加速计算后的结果数据时，所述第二数据队列事先缓存加速结果数据，所述第二命令队列在所述第二数据队列中有数据时接收发送给所述PCIe端的结果数据写命令，完成所述第二数据队列中的所述加速结果数据的发送。