[发明专利]半导体结构及其形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，晶体管的尺寸也越来越小。

鳍式场效应晶体管(FinFET)具有像鱼鳍的交叉式鳍部，能够提高半导体器件的集成度。且鳍式场效应晶体管的栅极结构能够从鳍部的两侧控制晶体管沟道，从而增加对晶体管沟道载流子的控制，有利于减少漏电流。

在FinFET中，鳍部的宽度对晶体管的沟道长度有很大影响，沟道的长度对晶体管的短沟道效应至关重要。FinFET中鳍部的宽度很小，鳍部宽度较小的改变就容易影响FinFET的性能。

然而，现有技术形成的半导体结构中，不同FinFET的鳍部宽度不一致，导致不同FinFET的性能不一致。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，能够降低半导体结构中鳍部宽度的不一致性。

为解决上述问题，本发明提供一种半导体结构及其形成方法，包括：

形成基底，所述基底包括器件区和隔离区，所述基底包括：衬底、位于器件区衬底上的鳍部、位于器件区衬底上的初始隔离结构，所述初始隔离结构覆盖所述鳍部侧壁，所述隔离区衬底内具有初始凹槽；在所述凹槽侧壁表面形成第一覆盖层，形成隔离凹槽；形成填充于所述隔离凹槽内的隔离层；在形成所述隔离层之后，刻蚀所述初始隔离结构，暴露出鳍部部分侧壁和顶 部表面，形成隔离结构；形成横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部部分侧壁和顶部表面。

可选的，所述第一覆盖层的材料为无定型硅、无定型碳、无定型锗、氧化硅或氮化硅。

可选的，所述第一覆盖层的厚度为10埃～40埃。

可选的，形成所述第一覆盖层的工艺包括：等离子体增强化学气相沉积工艺。

可选的，形成所述第一覆盖层的工艺参数包括：反应温度为360℃～420℃；气体压强为：0.3～0.4Torr。

可选的，形成第一覆盖层的步骤还包括：在所述初始凹槽底部和所述初始隔离结构表面形成所述第一覆盖层；暴露出鳍部部分侧壁和顶部表面的步骤还包括：去除所述初始隔离结构表面的第一覆盖层。

可选的，去除所述初始隔离结构表面的第一覆盖层的工艺包括各向异性干法刻蚀。

可选的，形成所述隔离层的工艺包括：流体化学气相沉积工艺；通过流体化学气相沉积工艺形成所述隔离层的步骤包括：在所述隔离凹槽中填充隔离材料前驱体；进行退火处理，使所述隔离材料前驱体固化；进行所述退火处理的步骤中，退火温度为950℃～1100℃，退火时间为10min～30min。

可选的，形成基底的步骤包括：形成初始基底，所述初始基底包括：衬底和位于衬底上的鳍部；在所述衬底表面形成初始隔离结构，所述初始隔离结构覆盖所述鳍部侧壁；刻蚀去除隔离区鳍部和初始隔离结构，形成初始凹槽。

可选的，形成所述初始隔离结构之前，所述形成基底的步骤还包括：形成覆盖所述鳍部侧壁和顶部表面的第二覆盖层。

可选的，所述第二覆盖层的材料为无定型硅、无定型碳、无定型锗、氧化硅或氮化硅。

可选的，形成所述第二覆盖层的步骤包括等离子体增强化学气相沉积工 艺。

可选的，所述隔离层和所述隔离结构的材料相同。

相应的，本发明还提供一种半导体结构，包括：衬底，所述衬底包括器件区和隔离区；位于所述器件区衬底上的鳍部；位于所述器件区衬底上的隔离结构，所述隔离结构覆盖鳍部部分侧壁表面，所述隔离区衬底上具有初始凹槽；位于所述初始凹槽侧壁表面的第一覆盖层；位于所述第一覆盖层表面的隔离层，所述隔离层填充于所述初始凹槽中；横跨所述鳍部的栅极结构，所述栅极结构位于所述鳍部部分侧壁和顶部表面。

可选的，所述第一覆盖层的材料为无定型硅、无定型碳、无定型锗、氧化硅或氮化硅。

可选的，所述第一覆盖层的厚度为10埃～40埃。

可选的，还包括：位于所述鳍部和隔离结构之间的第二覆盖层。

可选的，所述第二覆盖层的材料为无定型硅、无定型碳、无定型锗、氧化硅或氮化硅。

可选的，所述第二覆盖层的厚度为15埃～30埃。

可选的，所述隔离层的材料和所述隔离结构的材料相同。

与现有技术相比，本发明的技术方案具有以下优点：