[发明专利]像素驱动电路、像素结构及像素驱动方法

权利要求书

1.一种像素驱动电路，用于驱动像素结构中的发光器件，所述像素驱动电路包括：

与发光器件串联的驱动晶体管(M2)，第一极与第一电源信号输入端子(VDD)连接，第二极与第二电源信号输入端子(VSS)连接；

电容结构(C)，第一端和驱动晶体管(M2)的栅极连接；

其特征在于，所述像素驱动电路还包括：

与所述驱动晶体管(M2)并联的补偿晶体管(M4)，第一极与第一电源信号输入端子(VDD)连接，第二极与第二电源信号输入端子(VSS)连接，栅极与所述电容结构(C)的第一端连接；

电压写入电路，用于在写入阶段将数据信号的数据电压和所述补偿晶体管(M4)的阈值电压写入到所述电容结构(C)的第一端；

在发光阶段，第一通道和第二通道同时导通；

所述第一通道为：所述第一电源信号输入端子(VDD)和第二电源信号输入端子(VSS)之间经过所述驱动晶体管(M2)的通道；

所述第二通道为：所述第一电源信号输入端子(VDD)和第二电源信号输入端子(VSS)之间经过所述补偿晶体管(M4)的通道；

所述第一通道中仅设置有一个晶体管；

所述电压写入电路具体用于：

在放电写入阶段，控制所述电容结构(C)通过所述补偿晶体管(M4)进行放电，使得所述电容结构(C)第一端的电压值等于所述补偿晶体管(M4)的阈值电压；

在充电写入阶段，利用所述数据信号对所述电容结构(C)进行充电，使得所述电容结构(C)第一端的电压值为所述数据信号的电压值和所述补偿晶体管(M4)的阈值电压的和值。

2.根据权利要求1所述的像素驱动电路，其特征在于，所述电压写入电路还用于在放电写入阶段之前的预充电阶段，对所述电容结构(C)进行预充电，使得所述电容结构(C)第一端的电压值大于所述补偿晶体管(M4)的阈值电压。

3.根据权利要求2所述的像素驱动电路，其特征在于，所述电压写入电路在预充电阶段，具体用于利用所述数据信号或所述第一电源信号对所述电容结构进行充电。

4.根据权利要求3所述的像素驱动电路，其特征在于，所述电压写入电路具体包括：

在所述写入阶段导通，在所述发光阶段关断的扫描晶体管(M1)，第一极与所述数据信号输入端子(Data)连接；

在预充电阶段、放电写入阶段和发光阶段关断，在充电写入阶段导通的第一写入控制晶体管(M5)，第一极与所述扫描晶体管(M1)的第二极连接，第二极与所述电容结构(C)的第二端连接；

在预充电阶段和放电写入阶段导通，在充电写入阶段和发光阶段关断的第二写入控制晶体管(M8)，第一极与所述第一写入控制晶体管(M5)的第二极连接，第二极与第二电源输入端子(VSS)连接；

在预充电阶段导通，在放电写入阶段、充电写入阶段和发光阶段关断的第三写入控制晶体管(M7)，第一极与所述第一写入控制晶体管(M5)的第一极连接，第二极与所述电容结构(C)的第一端连接；

在预充电阶段和放电写入阶段导通，在充电写入阶段和发光阶段关断的第四写入控制晶体管(M6)，第一极与所述电容结构(C)的第一端连接，第二极与所述补偿晶体管(M4)的第一极连接。

5.根据权利要求1-4中任意一项所述的像素驱动电路，其特征在于，所述像素驱动电路还包括：

在所述写入阶段关断，在所述发光阶段导通的工作时间控制晶体管(M3)，第一极与所述第一电源信号输入端子(VDD)连接，第二极与所述补偿晶体管(M4)的第一极连接。

6.一种像素结构，包括发光器件，其特征在于，还包括如权利要求1-5中任意一项所述的像素驱动电路。