[发明专利]半导体器件

说明书

半导体元件(9)的元件电极(12、17)设置在单元区(1)中，而电连接到半导体衬底(6)的最外周电极(21)设置在周边区(2)中。在周边区(2)中，第二导电型层(7)设置在超级结结构之上。电位分割区(23)设置在第二导电型层(7)之上，以电连接元件电极(12、17)和最外周电极(21)，并还将元件电极(12、17)和最外周电极(21)之间的电压分成多个级。当从半导体衬底(6)的厚度方向看时，电位分割区(23)的一部分与周边区(2)重叠。

本申请为分案申请，其原申请是2014年3月27日进入中国国家阶段、国际申请日为2012年9月4日的国际专利申请PCT/JP2012/005577，该原申请的中国国家申请号是201280047129.7，发明名称为“半导体器件”。

相关申请的交叉引用

本公开内容基于2011年9月27日提交的日本专利申请号2011-210690、2011年12月1日提交的日本专利申请号2011-263799、2012年8月10日提交的日本专利申请号2012-178676、以及2012年8月10日提交的日本专利申请号2012-178674，上述日本专利申请的内容通过引用被并入于此。

技术领域

本公开内容涉及包括单元区和包围单元区的周边区的半导体器件。

背景技术

专利文献1公开了包括具有超级结(SJ)结构的垂直半导体元件的半导体器件，其中N型柱和P型柱交替和重复地以条纹形状形成在漂移层中。使用SJ结构，形成电流容易流动的电流路径，从而导致较低的导通电阻。此外，使用SJ结构，避免了电场的集中，从而获得高击穿电压。换句话说，实现了高击穿电压和低导通电阻。

半导体器件设置有一种结构，其中在形成垂直半导体元件的单元区中，维持电荷平衡，使得P型柱和N型柱具有相等的杂质浓度，而在包围单元区的周边区中，提供在P型柱和N型柱的相应杂质浓度之间的差异。具体地，关于在每个P型柱中的杂质量和在每个N型柱中的杂质量之间的差异，在位于周边区的最外周上的P型柱和N型柱的组合中的杂质量之间的差异被调节到小于在位于周边区中的P型柱和N型柱的另一组合中的杂质量之间的差异，而在位于周边区的最内周上的P型柱和N型柱的组合中的杂质量之间的差异被调节到大于在位于单元区中的P型柱和N型柱的组合中的杂质量之间的差异。

现有技术文献

专利文献

[专利文献1]JP-A-2006-73615

发明内容

本发明要解决的问题

然而，在上面提到的专利文献1中示出的半导体器件中，在从周边区的最内周到最外周的方向上，首先遇到P型柱的杂质浓度高于N型柱的杂质浓度的富P状态，并随后在较接近外周边的位置处遇到N型柱的杂质浓度高于P型柱的杂质浓度的富N状态。当富P区形成且P电荷Qp变得大于N电荷而导致正电荷不平衡(＝P电荷Qp–N电荷Qn/N电荷Qn)时，耗尽层扩展到漏极侧(衬底下表面侧)，使得在最外周侧出现击穿。结果，如可从图27所示的电荷不平衡和击穿电压之间的关系图看出，在最外周侧上的击穿电压低于在单元区中的击穿电压，从而使周边区将单元区的电荷平衡余量变窄。这引起降低半导体器件的击穿电压产量(yield)的问题。

此外，在PN柱中的等电位线由富P区拉向衬底的后表面侧。相反，在富P区之外的富N区中，等电位线被拉向衬底的前表面侧。

特别是，在富N区中的等电位线的前边缘朝着衬底的前表面侧延伸。然而，因为前边缘的位置不是固定的，富N区中的单独等电位线的前边缘可能集中在一个位置上。这引起电场的集中出现以因此降低击穿电压的可能性。

本公开内容的目的是提供可在不使电场集中在周边区上的情况下确保击穿电压的半导体器件。本公开内容的另一目的是提供可抑制周边区使单元区的电荷平衡余量变窄并可提高击穿电压产量的半导体器件。