[发明专利]一种数模混合神经网络芯片体系结构

说明书

技术领域

本发明涉及了一种芯片体系结构，尤其是涉及了一种数模混合神经网络芯片体系结构，可用于神经网络算法的低功耗硬件实现。

背景技术

人工神经网络是由大量简单元件广泛互连而成的复杂网络系统，其特点是分布式存储、异步并行处理、自适应、自学习和具有容错性，这使其在模式识别、语音分析与合成、计算机视觉等感官信号处理方面具有重大应用前景。然而，神经网络算法的实现需要消耗大量的计算资源，尤其是大规模算法，通常需要求助于GPU或FPGA。

当今，以硅材料为基础的超大规模集成电路技术已很成熟，采用CMOS工艺的专用神经网络芯片的研究已取得不少进展。IBM公司已研制出TrueNorth芯片，用于低代价的模式识别；高通公司研发了支持语音助理、机器人控制、无人汽车导航等功能的Zeroth芯片。在医疗领域，基于视网膜植入芯片的“仿生眼”能感应进入患者眼球的光线，向大脑传输信号，作为视力恢复的辅助设备。

基于数字集成电路的专用神经网络芯片，具有低并行度、低效率和高功耗的缺点，且能实现的神经元功能较为简单。已有的数模混合神经网络芯片，相比于传统的神经网络算法实现平台，或具有高并行度、低功耗的特点，但神经网络结构受到较大限制；或能灵活配置神经网络结构，但所能实现的网络规模较小；或能实现大规模神经网络，但功耗很大。

发明内容

为了克服上述现有技术的不足，本发明提供了一种数模混合神经网络芯片体系结构。

本发明所采用的技术方案是：

本发明包括二维SRAM块、模拟突触电路、神经元电路和AER通信模块，以二维SRAM块作为神经网络连接关系和突触权值的存储单元，模拟突触电路和神经元电路均由工作在亚阈值区的MOSFET电路构成，以AER通信模块作为芯片输入和输出接口，所述体系结构中的所有控制电路均采用同步数字电路。

所述的二维SRAM块包括了SRAM单元阵列、地址解码器、SRAM控制单元、差分读出单元和权值处理单元，SRAM单元阵列中的每行SRAM通过一差分读出单元与线性的模拟突触电路的输入端连接，模拟突触电路的输出端与神经元电路的输入端连接，模拟突触电路具有的线性特性，使得同一个突触电路可复用为神经网络中不同神经元连接到同一个神经元的不同突触，通过二维SRAM块中不同的SRAM单元来区分不同的突触，这样在灵活实现不同结构的大规模神经网络的同时，能有效地控制芯片面积。

还包括主控数字单元，主控数字单元的输入端与AER通信模块输入接口连接，SRAM单元阵列的行、列分别经行地址解码器、列地址解码器后与主控数字单元的输出端连接，主控数字单元的输出端分别与SRAM控制单元、地址解码器和权值处理单元连接，SRAM控制单元和地址解码器连接到SRAM单元阵列，SRAM单元阵列的每行经各自的差分读出单元与权值处理单元连接，权值处理单元输出端依次经模拟突触电路、神经元电路后与AER通信输出模块连接。

还包括具有清零端的触发器电路，触发器电路连接在神经元电路和AER通信模块输出接口之间。

所述的模拟突触电路和神经元电路均主要由MOSFET构成，模拟突触电路和神经元电路中的所有MOSFET均工作在亚阈值区。

模拟突触电路的所有MOSFET均工作在亚阈值区，从而实现低功耗。

神经元电路中的所有MOSFET也均工作在亚阈值区，从而在实现较为复杂的神经元结构的同时，能降低功耗。

所述的主控数字单元、SRAM控制单元和AER通信模块均采用同步数字电路。

所述的模拟突触电路采用兴奋型突触电路或者抑制型突触电路。

所述的兴奋型突触电路具体包括输入场效应管组和输出场效应管组，输入场效应管组包括四组以两个MOSFET串联连接而成的MOSFET组，四组MOSFET组并联连接后的漏极引出连接到输出场效应管组；输出场效应管组主要由四个MOSFET串联接而成，其中两个MOSFET源极引出连接到四组MOSFET组并联连接后的漏极端，第三个MOSFET与一个电容并联，电容的两端分别连接在第四个MOSFET的栅极和源极之间，第四个MOSFET的漏极端作为兴奋型突触电路的输出端。

所述的抑制型突触电路在兴奋型突触电路的输出端添加两个MOSFET构成的电流镜，其中一个MOSFET的漏极连接在兴奋型突触电路的输出端，另一个MOSFET的漏极作为抑制型突触电路的输出端，两个MOSFET的栅极相连接，从而使得其输出电流的方向改变。