[发明专利]一种有效抑制电源电压影响的电流镜

权利要求书

1.一种有效抑制电源电压影响的电流镜，其特征在于：其包括参考电流产生电路、第一镜像电路、第二镜像电路及电流输出电路，所述参考电流产生电路的输出端连接所述第一镜像电路、第二镜像电路的输入端，所述第一镜像电路、第二镜像电路的输出端输出至所述电流输出电路；所述第二镜像电路包括PMOS管PM3、NMOS管NM7、NMOS管NM8，所述PMOS管PM3的栅极接NMOS管NM1的漏极，所述PMOS管PM3的源极接电源，所述PMOS管PM3的漏极接所述NMOS管NM7的漏极，所述NMOS管NM7的栅极接NMOS管NM2的漏极，所述NMOS管NM7的源极接所述NMOS管NM8的漏极，所述NMOS管NM8的栅极接所述NMOS管NM7的漏极，所述NMOS管NM8的源极接地。

2.根据权利要求1所述一种有效抑制电源电压影响的电流镜，其特征在于：所述参考电流产生电路包括PMOS管PM1、NMOS管NM1，所述PMOS管PM1的栅极接所述NMOS管NM1的漏极，所述PMOS管PM1的源极接电源，所述PMOS管PM1的漏极接所述NMOS管NM1的漏极；所述NMOS管NM1的栅极接对外端口的偏置电压Vbias，所述NMOS管NM1的源极接地。

3.根据权利要求1所述一种有效抑制电源电压影响的电流镜，其特征在于：所述第一镜像电路包括PMOS管PM2、NMOS管NM2，所述PMOS管PM2的栅极接NMOS管NM1的漏极，所述PMOS管PM2的源极接电源，所述PMOS管PM2的漏极接所述NMOS管NM2的漏极，所述NMOS管NM2的栅极接所述NMOS管NM2的漏极，所述NMOS管NM2的源极接地。

4.根据权利要求1所述一种有效抑制电源电压影响的电流镜，其特征在于：所述电流输出电路包括NMOS管NM3~NM6，所述NMOS管NM3的栅极接NMOS管NM2的漏极，所述NMOS管NM3的源极接所述NMOS管NM4的漏极，所述NMOS管NM3的漏极接电流输出端口Iout1；所述NMOS管NM4的栅极接NMOS管NM7的漏极，所述NMOS管NM4的源极接地；所述NMOS管NM5的栅极接NMOS管NM2的漏极，所述NMOS管NM5的源极接所述NMOS管NM6的漏极，所述NMOS管NM5的漏极接电流输出端口Iout2；所述NMOS管NM6的栅极接所述NMOS管NM7的漏极，所述NMOS管NM6的源极接地。

5.根据权利要求1所述一种有效抑制电源电压影响的电流镜，其特征在于：所述参考电流产生电路包括PMOS管PM1、NMOS管NM1，所述PMOS管PM1的栅极接对外端口的偏置电压Vbias，所述PMOS管PM1的源极接电源，所述PMOS管PM1的漏极接所述NMOS管NM1的漏极，所述NMOS管NM1的栅极接所述NMOS管NM1的漏极，所述NMOS管NM1的源极接地。

6.根据权利要求1所述一种有效抑制电源电压影响的电流镜，其特征在于：所述第一镜像电路包括PMOS管PM2、NMOS管NM2，所述PMOS管PM2的栅极接所述NMOS管NM2的漏极，所述PMOS管PM2的源极接电源，所述PMOS管PM2的漏极接所述NMOS管NM2的漏极，所述NMOS管NM2的栅极接NMOS管NM1的漏极，所述NMOS管NM2的源极接地。

7.根据权利要求1所述一种有效抑制电源电压影响的电流镜，其特征在于：所述第二镜像电路包括PMOS管PM7、PM8、NMOS管NM3，所述PMOS管PM7的栅极接所述NMOS管NM3的漏极，所述PMOS管PM7的源极接电源，所述PMOS管PM7的漏极接所述PMOS管PM8的源极，所述PMOS管PM8的栅极接NMOS管NM2的漏极，所述PMOS管PM8的漏极接所述NMOS管NM3的漏极，所述NMOS管NM3的栅极接NMOS管NM1的漏极，所述NMOS管NM3的源极接地。

8.根据权利要求1所述一种有效抑制电源电压影响的电流镜，其特征在于：所述电流输出电路包括PMOS管PM3~PM6，所述PMOS管PM3的栅极接NMOS管NM3的漏极，所述PMOS管PM3的源极接电源，所述PMOS管PM3的漏极接所述PMOS管PM4的源极，所述PMOS管PM4的栅极接NMOS管NM2的漏极，所述PMOS管PM4的漏极接电流输出端口Iout1，所述PMOS管PM5的栅极接所述NMOS管NM3的漏极，所述PMOS管PM5的源极接电源，所述PMOS管PM5的漏极接所述PMOS管PM6的源极，所述PMOS管PM6的栅极接所述NMOS管NM2的漏极，所述PMOS管PM6的漏极接电流输出端口Iout2。