[发明专利]栅极驱动电路、栅极驱动电路的驱动方法和显示装置

说明书

本发明属于显示技术领域，具体涉及一种栅极驱动电路、栅极驱动电路的驱动方法和显示装置。该栅极驱动电路的驱动方法，栅极驱动电路包括多个级联的栅极驱动单元，该方法包括步骤：提供N+1个时钟信号，其中：N为大于2的自然数；按栅极驱动单元的级联次序，每N个栅极驱动单元按照顺序提供有效脉冲的时钟信号和逆序提供有效脉冲的时钟信号交叉驱动，且相邻的N个栅极驱动单元之间的一个栅极驱动单元由第N+1个时钟信号驱动，其中：第N+1个时钟信号的有效脉冲的波形与第一个时钟信号或第N个时钟信号中的有效脉冲的波形相同。该栅极驱动电路方法至少部分解决相邻栅极驱动单元的时钟信号差异导致的相邻像素行输入负载跳变较大，出现横纹mura的问题。

技术领域

本发明属于显示技术领域，具体涉及一种栅极驱动电路、栅极驱动电路的驱动方法和显示装置。

背景技术

在平板显示装置中，各像素点逐行打开、依次输入图像显示数据，实现帧图像显示。其中的像素点打开通常由栅极驱动电路实现，栅极驱动电路包括多个级联的栅极驱动单元，栅极驱动单元在时钟信号的控制下，打开同一行的所有像素点，打开的像素点按序接收包括RGB信息的图像信号，并进行图像显示。

随着显示技术的进步，目前的栅极驱动电路已经演化为GOA(Gate On Array，即将栅极驱动电路集成在阵列基板上)形式，进一步节省了显示装置的边框宽度，也降低了生产成本。多个GOA单元的时钟信号线通常依次循环布线和驱动，例如，如图1和图2所示，一种GOA电路中的GOA单元以CLK1-CLK6的时钟信号线依次循环连接，并依次顺序提供时钟信号。此时，相邻的栅极驱动单元既有相差1根时钟信号线的情况，例如：第一栅极驱动单元连接CLK1，……，第六栅极驱动单元连接CLK6，这里任意相邻的两根时钟信号线相差1个时钟信号差的跳变；当然，还存在相差5个时钟信号差的情况，例如：第六栅极驱动单元连接CLK6，第七栅极驱动单元连接CLK1，这里相邻的CLK1与CLK6相差5个时钟信号差的跳变，由于存在不相等的时钟信号差的跳变，导致相邻像素行之间的输入负载(即从驱动时钟信号线到GOA单元的金属线之间的电阻及与黑矩阵等部分形成的寄生电容)有较大跳变，容易出现横纹mura问题。

时钟信号是非常重要的控制信号，解决栅极驱动电路中相邻栅极驱动单元的时钟信号差异，成为目前亟待解决的技术问题。

发明内容

本发明所要解决的技术问题为针对现有技术中存在的上述不足，提供一种栅极驱动电路、栅极驱动电路的驱动方法和显示装置，至少部分解决相邻栅极驱动单元的时钟信号差异导致的相邻像素行输入负载跳变较大，出现横纹mura的问题。

解决本发明技术问题所采用的技术方案为该栅极驱动电路的驱动方法，所述栅极驱动电路包括多个级联的栅极驱动单元，该方法包括步骤：

提供N+1个时钟信号，其中：N为大于2的自然数；

按所述栅极驱动单元的级联次序，每N个所述栅极驱动单元按照顺序提供有效脉冲的所述时钟信号和逆序提供有效脉冲的所述时钟信号交叉驱动，且相邻的N个所述栅极驱动单元之间的一个所述栅极驱动单元由第N+1个所述时钟信号驱动，其中：第N+1个所述时钟信号的有效脉冲的波形与第一个所述时钟信号或第N个所述时钟信号中的有效脉冲的波形相同。

优选的是，处于相同周期内、相邻的所述时钟信号中，偶数周期内对应的有效脉冲依次滞后1/N个周期，奇数周期内对应的有效脉冲依次提前1/N个周期；

或者，奇数周期内对应的有效脉冲依次滞后1/N个周期，偶数周期内对应的有效脉冲依次提前1/N个周期。

优选的是，第一所述时钟信号与第N+1所述时钟信号，相邻周期内的所述有效脉冲的间隔相同；或者，第N个所述时钟信号与第N+1所述时钟信号，相邻周期内的所述有效脉冲的间隔相同。