[发明专利]一种半导体器件及其制造方法和电子装置

权利要求书

1.一种半导体器件的制造方法，其特征在于，所述方法包括：

提供半导体衬底，在所述半导体衬底上堆叠形成有外延层和扩散阻挡层；

在所述扩散阻挡层上形成图案化的掩膜层；

以所述掩膜层为掩膜对所述外延层进行离子注入并进行热退火，以形成硅通孔顶部区域；

去除所述扩散阻挡层，以露出所述硅通孔顶部区域；

在所述硅通孔顶部区域以及所述硅通孔顶部区域下方的所述半导体衬底部分的侧部周围形成隔离结构，且使得硅通孔顶部区域以及位于所述硅通孔顶部区域下方的所述半导体衬底部分共同形成硅通孔。

2.根据权利要求1所述的方法，其特征在于，所述热退火的温度高于1100℃，退火时间大于100分钟。

3.根据权利要求1所述的方法，其特征在于，所述半导体衬底具有第一表面和与之相对的第二表面，在所述第一表面上堆叠形成有所述外延层和所述扩散阻挡层；

从所述第二表面一侧形成所述隔离结构，以形成硅通孔。

4.根据权利要求3所述的方法，其特征在于，在所述半导体衬底的所述第二表面上形成有保护层，在形成所述隔离结构之前还进一步包括去除所述保护层的步骤。

5.根据权利要求1或3所述的方法，其特征在于，在形成所述隔离结构之前还进一步包括在所述硅通孔上方形成互连结构的步骤，和/或包括在所述外延层上方形成CMOS器件及其互连结构的步骤。

6.根据权利要求1或3所述的方法，其特征在于，进行离子注入之后还进一步包括去除所述图案化的掩膜层的步骤，以露出所述扩散阻挡层。

7.根据权利要求1或3所述的方法，其特征在于，所述半导体衬底为掺杂的半导体衬底，在所述半导体衬底中形成有器件区域，所述器件区域位于所述硅通孔顶部区域的外侧，在所述器件区域中的所述半导体衬底表面以下至少2um的深度内为非扩散区域。

8.一种半导体器件，其特征在于，所述半导体器件包括：

半导体衬底；

外延层，位于所述半导体衬底的上方；

硅通孔，包括硅通孔顶部区域以及位于所述硅通孔顶部区域下方的所述半导体衬底部分，其中，所述硅通孔顶部区域位于所述外延层中，所述硅通孔顶部区域为掺杂区域；

隔离结构，位于所述硅通孔的侧部周围，使得硅通孔顶部区域以及位于所述硅通孔顶部区域下方的所述半导体衬底部分共同形成硅通孔。

9.根据权利要求8所述的半导体器件，其特征在于，所述半导体器件还进一步包括：

互连结构，位于所述硅通孔的上方与所述硅通孔电连接；

CMOS器件及其互连结构，位于所述硅通孔外侧的所述外延层上。

10.根据权利要求8所述的半导体器件，其特征在于，所述半导体衬底为掺杂的半导体衬底，在所述半导体衬底中形成有器件区域，所述器件区域位于所述硅通孔顶部区域的外侧，在所述器件区域中的所述半导体衬底表面以下至少2um的深度内为非扩散区域。

11.一种电子装置，其特征在于，包括权利要求8至10之一所述的半导体器件。