[发明专利]一种半导体器件及其制作方法和电子装置

说明书

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法和电子装置。

背景技术

NAND闪存已经成为目前主流的非易失存储技术，被广泛应用于数据中心、个人电脑、手机、智能终端、消费电子等各个领域，而且任然呈现需求不断增长的局面。NAND闪存的制造工艺也随之发展到了16nm，从二维的制造工艺向三维的制造工艺转化。

但是随着NAND闪存单元物理尺寸的缩小，也使NAND闪存制造工艺面临诸多的技术挑战，主要包括：非常小的图案(通常利用四间隔图案技术)，深宽比较大时而产生的填充问题以及单元之间的串扰越来越严重的问题等，其中串扰(interference)定义为编程时相邻位单元(bit cell)电场影响引起的电容耦合，串扰越严重，则循环性能越差。而在总的串扰问题中字线与字线之间的串扰占主导地位。

因此，有必要提出一种新的半导体器件的制作方法，以解决现有的技术问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了克服目前存在的问题，本发明一方面提供一种半导体器件，包括：

半导体衬底，所述半导体衬底包括核心区，其中在所述核心区上形成有包括浮栅、隔离层、控制栅的若干栅极叠层；

层间介电层覆盖所述栅极叠层并密封相邻所述栅极叠层之间的 空隙，且在相邻所述若干栅极叠层之间形成空气隙，其中，所述空气隙从所述栅极叠层的底部至少延伸到所述栅极叠层的顶部，以完全隔离相邻的所述栅极叠层。

进一步，在所述核心区内的半导体衬底表面上以及所述栅极叠层的侧壁上形成有氧化物层。

进一步，所述氧化物层包括通过高温氧化物沉积技术形成的氧化硅。

进一步，所述半导体衬底还包括周围区，在所述周围区上形成有包括浮栅、隔离层、控制栅的若干栅极叠层。

进一步，在所述半导体衬底上形成有位于所述周围区内的栅极叠层侧壁上的间隙壁，其中，所述间隙壁的顶面低于所述栅极叠层的顶面。

进一步，在所述周围区内所述间隙壁外侧的空隙中形成有第一介电层，其中，该第一介电层的顶面与所述间隙壁的顶面齐平。

进一步，所述周围区内的每个所述栅极叠层的侧壁与其相邻的间隙壁之间形成有空隙。

进一步，所述层间介电层还覆盖所述周围区内的间隙壁、栅极叠层和第一介电层，并密封所述周围区内的每个所述栅极叠层的侧壁与其相邻的所述间隙壁之间的空隙形成空气隙。

进一步，在所述周围区和所述核心区内的栅极叠层的顶面上、所述层间介电层的下方还形成有金属硅化物层。

本发明的另一方面提供一种半导体器件的制作方法，包括：

提供半导体衬底，所述半导体衬底包括核心区，其中在所述核心区上形成有包括浮栅、隔离层、控制栅的若干栅极叠层；

在所述核心区内的相邻所述栅极叠层之间的空隙中采用原子层沉积形成牺牲材料层；

完全去除所述牺牲材料层；

沉积层间介电层覆盖所半导体衬底，以在所述核心区内的相邻所述栅极叠层之间形成空气隙。

进一步，所述半导体衬底还包括周围区，在所述周围区上形成有包括浮栅、隔离层、控制栅的若干栅极叠层。

进一步，在所述核心区形成所述牺牲材料层的步骤中，还包括在所述周围区内的每个所述栅极叠层的侧壁上沉积形成所述牺牲材料层的步骤。

进一步，在形成所述牺牲材料层之前，还包括在半导体衬底的表面上以及所述栅极叠层的侧壁及顶面上形成氧化物层的步骤。

进一步，所述氧化物层包括通过高温氧化物沉积技术形成的氧化硅。

进一步，在沉积所述牺牲材料层之后，完全去除所述牺牲材料层之前，还包括在所述半导体衬底上形成位于所述周围区内的栅极叠层侧壁上的间隙壁。

进一步，完全去除所述牺牲材料层的过程，包括以下步骤：

回蚀刻去除部分所述牺牲材料层；

形成第一介电层覆盖所述半导体衬底；

第一刻蚀去除部分所述第一介电层以及部分间隙壁；

第二刻蚀完全去除剩余的所述牺牲材料层。

进一步，在所述第一刻蚀的过程中，使得剩余的所述第一介电层和所述间隙壁的顶面与所述回蚀刻后剩余的所述牺牲材料层的顶面齐平。