[发明专利]静电放电电流波形检测系统及测试方法

说明书

技术领域

本发明涉及集成电路领域，尤其涉及CDM模型静电放电电流波形的检测及测试方法。

背景技术

由于工艺水平的不断提高，互补金属氧化物半导体（CMOS，Complementary Metal-Oxide-Semiconductor)器件的尺寸一直处于缩小的趋势，目前已经达到深亚微米甚至更小。这种发展趋势在提升了器件性能和工作速度的同时，也带来了一个致命的弱点，即输入阻抗很大，很容易被静电放电（ESD，Electro-Static Discharge）击穿。

在实际使用过程中，处处都存在着电容效应。我们知道，静电电荷可以存储在几乎所有的物体中，这使得静电放电现象出现于各个地方。目前，对于集成电路而言，ESD防护测试根据器件带电途径不同一般可分为HBM（Human Body Model）、MM(Machine)、CDM（Charged Device Model）等几种，根据其带电途径的不同，相关的测试设备和测试方法也会有一定程度的差别。在这三种模型中，HBM模型和MM模型，由于被提出的时间较早，因此很多人已经熟知，并且电子工程师们也已经有针对性地采取了各种各样的静电保护结构或者措施来提升此二类器件的稳定性和静电防护水平。

然而，随着工艺水平以及器件功能复杂度的提升，CDM模型已经逐渐成为一个突出的问题，原因在于：第一，随着芯片工艺的进步，工作速度加快了，但芯片也变得脆弱了。集成度的提高使得器件尺寸越来越小，器件之间的连线宽度越来越窄，钝化层越来越薄，这些因素都会时芯片对静电放电的敏感性也越大。一个不太高的电压就能将晶体管击穿，一个微小的ESD电流就能将连线熔断，使得半导体器件失效，增加科研成本；第二，通过测量CDM模型的静电放电波形，能够通过检查检测后的器件性能表现可以判断器件是否失效；第三，通过分析放电波形的峰值、周期等参数对半导体器件性能是否失效进行分析，从而提出避免器件失效的预防措施。因此，提出CDM模型的静电放电的测试系统及方法十分必要。

目前，关于CDM模型静电放电检测系统存在以下问题：

1.在目前的AEC-Q100（由AIAG汽车组织开发的用于集成电路的资格认证测试流程）测试规范中，没有规定所用测试设备的整体架构，以及相关的参数；没有对于具体的材料进行规定，这使得在制作过程中因为制作人的不同会产生不同种类的测试设备，缺乏规范性。同时，因为可能使用的各种材料的各类参数间的差异，会导致测量结果缺乏准确性。

2.国外已有一部分公司生产出相应的CDM模型静电放电测试设备，但在国内该领域还处于空白阶段。对于国外已经生产出的设备而言，制造成本高昂。实际使用中，许多小型公司往往不需要很高的精度，只需要做定性的检测。但是目前已有的设备却都是基于高精度的测试，使得小公司在引进或者租用设备时需要支付许多不必要的成本。因此，急需发明一款性能良好，价格低廉的CDM模型静电放电测试系统。

3. 标准中需要直接得到的是电流波形，但目前通常使用的测试设备大都以测量电压的较为常见。若要求此类非工业设备直接获得电流参数，则成本和实现难度较高。

发明内容

为了解决上述问题，本发明提出一种静电放电电流波形检测系统，该系统包括：可以调节升降的测试机台，机台上半部分为可以调节松紧的用于固定悬挂装置的支架，所述支架可以固定法兰盘；所述测试板含有容纳螺丝通过的通孔，螺丝通过该通孔以及法兰盘的通孔将测试板与法兰盘连为一体；测试板侧面含有插头，用于连接一端含有配套插座的同轴电缆；测试板底部垂直焊接有pogo（ 弹簧单高跷）探针，即探针垂直于测试板平面，用于接触带电器件，获取所需波形；测试机台底座上水平放置校准模块。

可选的，所述固定悬挂装置的支架，用于固定的部分为环形，内径略大于用于连接测试板的圆柱法兰盘直径。

可选的，所述测试板含有两个可以通过螺丝的通孔，用于将测试板与法兰盘结合在一起，固定在测试机台上，所述通孔距离测试板中心距离相等；所述测试板在与法兰盘相连的对侧焊接有pogo探针。

可选的，测试板所焊接的pogo探针，其所能工作的频率范围至少为1GHz。

可选的，测试板所焊接的pogo探针，通过1Ω电阻与测试板焊接相连，所用1Ω电阻为环形辐射电阻。

可选的，测试板所焊接的SMA插头为标准插头，可以与同轴电缆相连。

可选的，所述校准模块是一种镀金或镀镍的铜制圆盘，此圆盘位于一面有FR-4（耐燃材料等级代号）材料上，该材料厚度上限为2mm。