[发明专利]具有多列的半导体装置

说明书

公开了包括多个裸片的半导体装置。这些裸片中的任意一个可以被设定为第一列，而这些裸片中的另一个可以被设定为第二列。第一列和第二列中的一个或更多个可以被配置为：根据读取命令，将偶数编号字节和奇数编号字节中的任意一个在早于另一个的时间处，通过输入/输出级来输出。

相关申请的交叉引用

本申请要求于2015年12月2日向韩国知识产权局提交的韩国申请号10-2015-0170502的优先权，其全部内容通过引用合并于此。

技术领域

各个实施例总体上涉及一种半导体电路，且更具体地，涉及一种具有多列的半导体装置。

背景技术

可以通过形成垂直晶体管结构来制造具有三维(3D)结构的半导体装置。可选地，可以通过层叠半导体裸片并使它们垂直互连以最小化建立结构所需的空间来制造具有3D结构的半导体装置。

片上系统(SOC)半导体装置是一个集成电路，其将半导体存储器和用于控制半导体存储器的诸如CPU或GPU的存储器控制器集成在单个芯片中，而在系统封装的情况下，半导体存储器和存储器控制器被组装在单个封装体内。

当多个驱动电路在具有多列的半导体装置(诸如3D结构半导体装置)中同时切换时，可能诱导噪声。例如，可能产生同步开关噪声(SSN)。噪声可能使驱动电路的性能劣化。

发明内容

在本公开的一个实施例中，半导体装置可以包括多个裸片。层叠裸片中的任意一个可以被设定为第一列，而层叠裸片中的另一个可以被设定为第二列。第一列和第二列中的一个或更多个可以被配置为：根据读取命令，将偶数编号字节和奇数编号字节中的任意一个在早于另一个的时间处，通过输入/输出级来输出。

在本公开的一个实施例中，半导体装置可以包括第一裸片和第二裸片。被设定为第一列的第一裸片的输入/输出级可以耦接到被设定为第二列的第二裸片的输入/输出级。第一列和第二列中的一个或更多个可以被配置为：根据读取命令，将偶数编号字节和奇数编号字节通过输入/输出级来顺序地输出，以及将偶数编号字节和奇数编号字节之中与最早次序相对应的偶数编号字节和奇数编号字节中的任意一个在早于另一个的时间处，通过输入/输出级来输出。

在本公开的一个实施例中，半导体装置可以包括单元阵列、DBI电路、第一驱动器、第二驱动器以及预设信号发生电路。单元阵列可以根据读取命令而输出数据。DBI电路可以通过对从单元阵列输出的数据执行DBI操作而产生DBI数据和DBI标记，可以输出DBI数据和DBI标记，以及可以根据DBI重置信号而被重置。第一驱动器可以在第一时间处将DBI数据之中的偶数编号字节驱动到第一输入/输出级。第二驱动器可以根据预设信号，在早于第一时间的时间处，将DBI数据之中的奇数编号字节驱动到第二输入/输出级。预设信号发生电路可以根据DBI重置信号而产生预设信号。

附图说明

结合附图来描述特征、方面和实施例，在附图中：

图1是图示根据本公开的一个实施例的半导体系统10的示例的示图；

图2是图示根据本公开的一个实施例的半导体装置100的示例的示图；

图3是图示根据本发明的一个实施例的驱动器400的示例的示图；

图4是图示根据本公开的一个实施例的半导体装置100的示例性操作的时序图；

图5是图示根据本发明的另一个实施例的半导体装置101的示例的示图；

图6是图示图5的第二驱动器402的示例的示图；

图7是图示图5的第一驱动器401的示例的示图；

图8是图示图5的输出时序控制电路700的示例的示图；以及