[发明专利]一种高端负载开关电路及IC

权利要求书

1.一种高端负载开关电路，其特征在于，包括：开关单元、控制单元、阻抗单元；

所述开关单元包括第一晶体管和第二晶体管；其中，所述第一晶体管连接在第一电源与负载之间，所述第二晶体管连接在第二电源与所述负载之间；

所述控制单元包括第三晶体管和第四晶体管；其中，所述第一晶体管的控制端通过所述第三晶体管连接到地，所述第二晶体管的控制端通过所述第四晶体管连接到地；所述第三晶体管的控制端连接到第一使能信号源，所述第四晶体管的控制端连接到第二使能信号源；

所述阻抗单元包括第一电阻、第二电阻、第一二极管和第二二极管；其中，所述第一电阻串联在所述第一晶体管的衬底端和控制端之间，所述第二电阻串联在所述第二晶体管的衬底端和控制端之间，所述第一晶体管的衬底端和所述第二晶体管的衬底端相连，所述第一电源和所述第二电源分别通过第一二极管和第二二极管连接至所述第一晶体管的衬底端。

2.如权利要求1所述的高端负载开关电路，其特征在于，所述第一晶体管为P沟道金属氧化物半导体场效应晶体管MOSFET，该P沟道MOSFET的源极端连接至所述第一电源，漏极端连接至所述负载，栅极端通过所述第三晶体管连接到地；

所述第二晶体管为P沟道MOSFET，该P沟道MOSFET的源极端连接至所述第二电源，漏极端连接至所述负载，栅极端通过所述第四晶体管连接到地。

3.如权利要求2所述的高端负载开关电路，其特征在于，所述P沟道MOSFET为P沟道增强型MOSFET。

4.如权利要求2所述的高端负载开关电路，其特征在于，所述第三晶体管为P沟道MOSFET，该P沟道MOSFET的源极端连接至所述第一晶体管的栅极端，漏极端接地，栅极端连接到所述第一使能信号源；所述第四晶体管为N沟道MOSFET，该N沟道MOSFET的源极端连接至所述第二晶体管的栅极端，漏极端接地，栅极端连接到所述第二使能信号源；或者

所述第三晶体管为N沟道MOSFET，该N沟道MOSFET的源极端连接至所述第一晶体管的栅极端，漏极端接地，栅极端连接到所述第一使能信号源；所述第四晶体管为P沟道MOSFET，该P沟道MOSFET的源极端连接至所述第二晶体管的栅极端，漏极端接地，栅极端连接到所述第二使能信号源。

5.如权利要求4所述的高端负载开关电路，其特征在于，所述P沟道MOSFET为P沟道增强型MOSFET；所述N沟道MOSFET为N沟道增强型MOSFET。

6.如权利要求1至5中任一项所述的高端负载开关电路，其特征在于，还包括：保护单元；

所述保护单元包括第一电容、第二电容、第三电阻以及第四电阻；

其中，所述第一电容串联在所述第一晶体管的控制端和负载之间；第二电容串联在所述第二晶体管的控制端和负载之间；所述第三晶体管通过所述第三电阻连接到地，所述第四晶体管通过所述第四电阻连接到地。

7.一种高端负载开关集成电路IC，其特征在于，包括：第一输入引脚、第二输入引脚、N个高端负载开关电路、N个输出引脚、N对控制引脚以及接地引脚；所述第一输入引脚连接第一电源；所述第二输入引脚连接第二电源；所述N个高端负载开关电路并联；其中，N为大于或等于1的正整数；

所述N个高端负载开关电路中的第i个高端负载开关电路包括：

开关单元、控制单元、阻抗单元；其中，i为大于或等于1的正整数；

所述开关单元包括第一晶体管和第二晶体管；其中，所述第一晶体管连接在第一输入引脚与第i个输出引脚之间，所述第二晶体管连接在第二输入引脚与第i个输出引脚之间；

所述控制单元包括第三晶体管和第四晶体管；其中，所述第一晶体管的控制端通过所述第三晶体管连接到接地引脚，所述第二晶体管的控制端通过所述第四晶体管连接到接地引脚；所述第三晶体管的控制端连接到第i对控制引脚的第2i个控制引脚，所述第四晶体管的控制端连接到第i对控制引脚的第2i+1个控制引脚；

所述阻抗单元包括第一电阻、第二电阻、第一二极管和第二二极管；其中，所述第一电阻串联在所述第一晶体管的衬底端和控制端之间，所述第二电阻串联在所述第二晶体管的衬底端和控制端之间，所述第一晶体管的衬底端和所述第二晶体管的衬底端相连，所述第一电源和所述第二电源分别通过第一二极管和第二二极管连接至所述第一晶体管的衬底端。

8.如权利要求7所述的高端负载开关集成电路IC，其特征在于，所述N对控制引脚中的每一个控制引脚分别连接到微处理器的2N个输入I/输出O端口。