[发明专利]印刷电路板

说明书

技术领域

本发明涉及电路板领域，尤其涉及多层印刷电路板(Printed Circuit Board简称：PCB)对印刷电路板组件(Printed Circuit Board Assembly，简称：PCBA)进行应变的测试。

背景技术

目前，随着智能终端尺寸的增大，但终端的厚度越来越薄，且终端内元器件数量越来越多，终端内部PCBA的应力失效问题变得突出复杂，所述应力具体是指物体由于外因(受力、湿度、温度场变化等)而发生变形时，在物体内各部分之间产生相互作用的内力，以抵抗这种外因的作用，并试图使物体从变形后的位置恢复到变形前的位置。所述应力失效具体是指当器件或PCBA变形过大时，超出了器件或PCBA材料的屈服极限或疲劳极限，进而产生器件或PCBA失效。在终端的生产、测试、组装、使用过程中，需对PCBA的应力进行测试，以实现对终端的质量控制。

现有技术中，采用在PCBA上的局部点位置贴装应变片的方式，以实现对PCBA的应力进行测试，一般情况，局部点均置于PCBA的上表面或者下表面。

具体测试过程为：将应变片贴装在局部点位置上，使应变片随着局部点受到的应变一起伸缩，在应变片中的金属箔材会随着应变伸长或缩短。在金属箔材机械性地伸长或缩短时，金属箔材的电阻也会随之变化。将应变片的引线连接到专用设备上，在不同场景中测量金属箔材的电阻变化，根据该电阻变化得到局部点位置处的应变情况。

但是，现有技术中的PCBA的应力测试方案仍存在下述缺陷：1)现有PCBA 的应力测试无法对整板进行全面覆盖，应力测试的有效性降低；2)在局部点贴装应变片时，需将PCBA上原有位置的元器件铲除，开辟引线空间，才可实现应力测试；且贴装应变片的连接线在测试过程中容易断，导致测试结果的准确率降低。

发明内容

本文描述了一种印刷电路板，以实现对PCBA的整板应力进行测试，提高应力测试的有效性以及准确率。

一方面，本申请的实施例提供一种印刷电路板，该PCB板包括多层导电层以及将导电层分开的绝缘层，多层导电层与多层绝缘层相间分布。该PCB板还包括：应变阵列层，应变阵列层置于相邻绝缘层之间。

在一个可能的设计中，应变阵列层置于PCB板中靠近顶层的绝缘层与相邻的绝缘层之间，或者，

应变阵列层置于PCB板中靠近底层的绝缘层与相邻的绝缘层之间。

在描述PCB板结构时，PCB板中多层导电层与多层绝缘层相间分布，在本发明实施例中，应变阵列层置于PCB板中相邻绝缘层之间，具体是指将应变阵列层替换PCB板中相邻绝缘层之间的导电层。

应变阵列层具体为半导体介质的线路，该半导体介质可在外界力的作用下产生机械变形时，发生阻抗变化。

在一个可能的设计中，应变阵列层的个数为1个或2个。当设置为一个时，该应变阵列层设置在PCB板中靠近顶层，或者靠近底层的相邻绝缘层之间；当设置为2个时，该应变阵列层设置在PCB板中靠近顶层以及靠近底层的相邻绝缘层之间。

在一个可能的设计中，应变阵列层与导电层上贴装的处理器连接，处理器用于通过应变阵列层采集PCB板的应变数据，并将采集的应变数据发送至终端。其中，应变数据即为应变阵列层的阻抗变化值，由于应变阵列层已压 合在PCB板内，因此，应变阵列层的阻抗变化也即是PCB板的实际变形状态。处理器采集的阻抗变化值也即是PCB板的应变数据。

相较于现有技术，本发明提供的方案可以对PCBA的整板应力进行测试，覆盖率高，实现对PCBA的应力进行测试，提高应力测试的有效性以及准确率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。显而易见地，下面附图中反映的仅仅是本发明的一部分实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得本发明的其他实施方式。而所有这些实施例或实施方式都在本发明的保护范围之内。

图1为本发明实施例提供的一种PCB结构示意图；

图2为本发明实施例提供的另一种PCB结构示意图；

图3为本发明实施例提供的应变阵列层示意图。

具体实施方式