[发明专利]半导体存储装置及其加扰方法

权利要求书

1.一种半导体存储装置的加扰方法，其特征在于，

在编程动作时，页面缓冲器及读出电路保持要编程的数据，且对所保持的数据进行加扰处理并编程至存储器阵列的选择页面，

在读出动作时，所述页面缓冲器及读出电路保持从所述选择页面读出的数据，且对所保持的数据进行解扰处理，

其中所述加扰处理或所述解扰处理包括：

将保持于锁存电路的节点中的数据传输至第1晶体管的栅极；

通过从第1电压供给部供给的第1电压来重置所述锁存电路的节点；

将从第2电压供给部供给的第2电压供给至所述第1晶体管；以及

经由所述第1晶体管，通过所述第2电压来使所述锁存电路的节点的数据反相或非反相。

2.根据权利要求1所述的半导体存储装置的加扰方法，其特征在于，

所述加扰处理或所述解扰处理是使所保持的数据反相或非反相。

3.根据权利要求2所述的半导体存储装置的加扰方法，其特征在于，

所述加扰处理或所述解扰处理是依照基于选择页面地址信息的随机数来使数据反相或非反相。

4.根据权利要求1所述的半导体存储装置的加扰方法，其特征在于，

在使数据非反相时，所述第1电压为接地电压，所述第2电压为电源电压，在使数据反相时，所述第1电压为所述电源电压，所述第2电压为所述接地电压。

5.根据权利要求1所述的半导体存储装置的加扰方法，其特征在于，

在重置所述锁存电路的节点时，所述第1电压经由用于对位线进行预充电的第2晶体管、及使读出节点与所述节点间的电荷传输成为可能的第3晶体管而供给至所述节点。

6.根据权利要求1所述的半导体存储装置的加扰方法，其特征在于，

所述第1晶体管在编程校验时，当以所述第2电压对所述读出节点充电时导通。

7.一种半导体存储装置，其特征在于，包括：

存储器阵列；以及

页面缓冲器及读出电路，保持要对所述存储器阵列的选择页面进行编程的数据，或者保持从所述存储器阵列的所述选择页面读出的数据，

所述页面缓冲器及读出电路在编程动作时，对要编程的数据进行加扰处理，在读出动作时，对所读出的数据进行解扰处理，

其中所述页面缓冲器及读出电路包括保持数据的锁存电路、及连接于所述锁存电路的读出电路，

所述读出电路包括：第1晶体管，连接于第2电压供给部，可将保持于所述锁存电路的节点中的数据保持于栅极；第2晶体管，连接于第1电压供给部，用于进行位线的预充电；以及第3晶体管，使读出节点与所述锁存电路的节点间的电荷传输成为可能，

当进行所述加扰处理或所述解扰处理时，将保持于所述锁存电路的节点中的数据保持于所述第1晶体管的栅极，将从所述第1电压供给部供给的第1电压经由所述第2晶体管及所述第3晶体管而供给至所述锁存电路的节点之后，根据所述第1晶体管的导通状态来将从所述第2电压供给部供给的第2电压供给至所述锁存电路的节点。

8.根据权利要求7所述的半导体存储装置，其特征在于，

所述加扰处理或所述解扰处理是依照基于选择页面地址信息的随机数来使数据反相或非反相。

9.根据权利要求7所述的半导体存储装置，其特征在于，

在使数据非反相时，所述第1电压为接地电压，所述第2电压为电源电压，在使数据反相时，所述第1电压为所述电源电压，所述第2电压为所述接地电压。

10.根据权利要求7所述的半导体存储装置，其特征在于，

所述第1电压供给部在所述读出动作时，经由所述第2晶体管来将预充电电压供给至选择位线，所述第3晶体管在所述读出动作时将所述读出节点的所读出的电位传输至所述锁存电路的节点。

11.根据权利要求7所述的半导体存储装置，其特征在于，

所述第2电压供给部在编程校验时，经由所述第1晶体管来对所述读出节点供给所述第2电压。