[发明专利]使用解码器/编码器的硅通孔冗余方案及结构

说明书

技术领域

本发明内容涉及具有硅通孔(TSV)阵列的半导体装置的制造。本发明内容特别可应用于三维(3D)整合。

背景技术

TSV提供晶粒之间在垂直方向的通讯链而且在3D整合是重要的设计议题。与3D集成电路(IC)堆栈的其他元件类似，TSV的制造及接合(bonding)可能失败。失败的TSV随着晶粒堆栈数的增加而可能严重增加成本及降低良率。

解决此问题的现有办法涉及在3D动态随机存取记忆体(DRAM)设计中使用切换盒(switching box)，其中每4个信号TSV有两个冗余TSV，也就是说，50％的TSV冗余。这个办法在所有TSV的延迟一样时有效；不过，这个办法占用更多晶粒空间而且对于特殊应用集成电路(ASIC)应用系统而言不是成本效益解决办法。第二种现有办法涉及3-D网路芯片(3-DNoC)的容错方案，其中每38个信号TSV(32个I/O信号加6个控制信号)有4个冗余TSV。这个办法假设例如100,000个TSV形成一链路，而每百万个机会有9.87个不良。即使良率由68％改善到98％，此假设对于其他设计也不成立，因此，无法普遍采用作为确实可行的解决办法。

第三种现有办法涉及每个信号TSV使用冗余TSV(100％冗余)。这个方案没有约束，然而在有大阵列的TSV时不是成本效益解决办法，例如记忆功能位于逻辑功能上的应用(memory-on-logic applications)。第四种办法涉及右移TSV冗余结构，其中TSV阵列的每个横行(row)有一个冗余TSV。这个方案的TSV冗余低，但是如果在单一横行中有一个以上的失败TSV时失效。

因此亟须一种致能有成本效益的TSV冗余结构的方法及所得装置，其面积成本(area overhead)低且可克服在TSV阵列的单一横行或直列(column)中有多个故障的问题。

发明内容

本发明内容的一方面为一种方法，使用2：4解码器及4：2编码器将与TSV阵列的不良TSV关连或对应的信号位元(signal bit)重新定向至TSV阵列中由冗余TSV组成的一横行或一直列。

本发明内容的另一方面为一种包含TSV阵列的装置，该TSV阵列有由冗余TSV组成的一横行及一直列以及附接至各个TSV的2：4解码器及4：2编码器。

本发明内容的其他方面及特征会在以下说明中提出以及部分在本技艺一般技术人员审查以下内容或学习本发明内容的实施后会明白。按照随附权利要求书所特别提出者，可实现及得到本发明内容的优点。

根据本发明内容，有些技术效果部分可用一种方法达成，该方法包含下列步骤：形成TSV阵列于3D IC堆栈的底晶粒及顶晶粒之间，该TSV阵列有由冗余TSV组成的一横行及一直列；鉴定该TSV阵列中的不良TSV；判定是否要使与该不良TSV关连或对应的信号位元在第一及/或第二方向朝该冗余TSV的横行或直列移位；以及使该信号位元在该第一及/或该第二方向移位直到该信号位元已重新定向至该冗余TSV的横行或直列。