[发明专利]Doherty功放电路

说明书

技术领域

本发明涉及电子电路技术领域，尤其涉及一种Doherty功放电路。

背景技术

随着日益激烈的日常竞争，同时面对目前4G/5G的不断发展，基站的功率放大单元的性能高低是业内竞争的主要焦点。目前，最为广泛应用的主流技术就是Doherty功放技术，大部分功放厂家都已经开始批量生产、应用Doherty功放。因此，如何在该技术的基础上进一步减小功放尺寸，提高功放性能成为通讯业界主要竞争力关注点。

如附图1所示，为传统的两路Doherty功放电路的示意图。传统的两路Doherty功放电路由两个到多个功放管102组成，分为主功放管和辅助功放管。其中，主功放管和辅助功放管分别工作在不同的工作状态，通过阻抗调制技术实现效率的提升。在功放管合路输出处通常有微带合路线103、104来实现阻抗变换匹配。例如，在一个典型的Doherty功放电路中，在两个功放管输出的合路处有35欧姆的低阻微带线103来实现阻抗匹配。

由于小信号经Doherty功率放大器放大后会产生谐波信号，这些信号会对其他设备产生干扰，并由于谐波的能量损失使得放大器效率降低。因此，谐波抑制对功率放大器性能影响较大。

然而，为了抑制谐波对功率放大器性能的影响，传统的Doherty功放电路在设计中一般在合路输出后的50欧姆微带线上增加滤波器来抑制谐波，这会导致功放输出端微带线尺寸增长，差损增大，进而使得整个功放效率降低。而这些器件都会在印刷电路板(Printed Circuit Board，PCB)上占用一定的空间，必然会导致功放电路的PCB尺寸增大，以及使的Doherty功放电路的成本提高。

发明内容

本发明的主要目的在于提出一种Doherty功放电路，能够减小功放电路尺寸，降低功放电路的成本，提高谐波抑制效率和功放效率。

为实现上述目的，本发明提供的一种Doherty功放电路，所述电路包括：功率分配电路、功率放大电路以及合路输出电路，所述功率放大电路连接于所述功率分配电路的输出端，所述合路输出电路连接于所述功率放大电路的输出端，所述合路输出电路为缺陷地滤波变阻器。

可选地，所述缺陷地滤波变阻器包括缺陷地、微带线以及位于所述缺陷地和所述微带线之间的介质，所述缺陷地形成于具有所述微带线结构的接地金属板上。

可选地，所述微带线包括多个尺寸的线，以进行阻抗变换。

可选地，所述缺陷地包括蚀刻于所述接地金属板上的至少一个周期性缺陷地结构。

可选地，所述周期性缺陷地分布为至少一个等效电感和至少一个等效电容。

可选地，所述单个周期性缺陷地的幅频响应与一阶巴特沃斯滤波器的频响原型相近。

可选地，所述单个周期性缺陷地的等效电容为等效电感为

可选地，所述合路输出电路的输出端匹配为50欧姆。

可选地，所述功率分配电路将输入信号分离为多路信号，并分别送入所述所述功率放大器中。

可选地，所述功率放大器接收所述功率分配电路发送的多路信号，并分配至主放大器和至少一个从放大器，所述主放大器和所述至少一个从放大器分别将输入自身的信号进行放大后输出至所述合路电路。

本发明提出的Doherty功放电路，通过在功率分配电路的输出端设置功率放大电路，以及功率放大电路的输出端设置缺陷地滤波变阻器，在通过微带线实现阻抗变换的同时，通过缺陷地实现对高阶谐波的抑制。从而，在达到阻抗匹配的同时，可以有效的抑制带外谐波的干扰，通过设置缺陷地滤波变阻器具有面积小、插损低、功放效率提高、频带内离散度降低等优点。

附图说明

图1为传统Doherty功放电路的示意图；

图2为本发明较佳实施例提供的Doherty功放电路的示意图，包括合路输出电路；

图3为图2中合路输出电路的结构示意图，合路输出电路包括缺陷地、微带线和介质；

图4为图3中合路输出电路的截面示意图；

图5为图3中微带线的结构示意图；

图6为图3中缺陷地的结构示意图；

图7为单个周期性缺陷地的等效电路；

图8为一阶巴特沃斯滤波器的等效电路；

图9为本发明一示例中单个周期性缺陷地的结构示意图；

图10为图9中微带线的结构示意图。

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。