[发明专利]一种超低温漂高电源抑制比带隙基准电压源

权利要求书

1.一种超低温漂高电源抑制比带隙基准电压源，其特征在于：利用与温度有关的电阻比值，通过调节电阻比值消除三极管基极发射极电压V_BE温度系数的非线性，大大降低带隙基准电压的温度系数；为提高电源抑制比，增加PSRR即电源抑制比增强支路，并运用反馈环路产生与电源电压基本无关的独立电流源间接提供次电源电压，隔离电源上噪声带来的影响，以提高电源抑制比；整体电路包括独立电流源电路、偏置电路、带隙核心电路和PSRR增强支路；其中，

独立电流源电路包括：PMOS管MP1、MP2、MP3，NMOS管MN1，运算放大器AMP，电阻R0；偏置电路包括PMOS管MB1、MB2、MB3、MB4，NMOS管MB5、MB6和电阻RB；带隙核心电路包括PMOS管MP6、MP7、MP8、MP9、MP13、MP14、MP15、MP16，NMOS管MN7、MN8、MN9，电阻R1a、R1b、R2a、R2b、R3，PNP三极管Q1、Q2，补偿电容Cc和补偿电阻Rc；PSRR增强支路包括PMOS管MP4、MP5、NMOS管MN2；

具体连接如下：

PMOS管MP1、MP2源极接电源电压VDD，PMOS管MP1、MP2栅极相连并接运算放大器AMP的输出端VO1，NMOS管MN1漏极接PMOS管MP1漏极和运算放大器AMP1的反向输入端Vin1-，NMOS管MN1栅极接PMOS管MP2漏极、PMOS管MP3源极和运算放大器AMP正向输入端Vin1+即等效次电压VDDL，PMOS管MP3漏极接地VSS，PMOS管MP3栅极与NMOS管MN2栅极相连接带隙核心电路中运算放大器的输出端VO2，电阻R0一端接NMOS管源极，电阻R0另一端接地VSS，流过电流为独立电流；

PMOS管MB1、MB2源极相连接VDDL，PMOS管MB2栅极相连接PMOS管MB4源极产生偏置电压Vb1，PMOS管MB1漏极接PMOS管MB3源极，PMOS管MB3、MB4栅极相连接PMOS管MB4漏极，电阻RB一端接PMOS管MB3漏极和NMOS管MB5栅极，电阻RB另一端接NMOS管MB6栅极和NMOS管MB5漏极，NMOS管MB5源极与NMOS管MB6源极相连接地，NMOS管MB6漏极接PMOS管MB4漏极；

PMOS管MP6、MP7的源极相连接VDDL，PMOS管MP6、MP7的栅极相连接PMOS管MP6的漏极，PMOS管MP8的源极接PMOS管MP8的漏极，PMOS管MP9的源极接PMOS管MP7的漏极，电阻R1a一端接PMOS管MP8的漏极，电阻R1a另一端接电阻R2a一端,电阻R2a另一端接电阻R3一端和PMOS管MP14栅极即运算放大器正向输入端Vin2+，电阻R1b一端接PMOS管MP9漏极即输出电压V_REF，电阻R1b另一端接电阻R2b一端，电阻R2b另一端接PMOS管MP15栅极即运算放大器反向输入端Vin2-和三极管Q2发射极，电阻R3另一端接三极管Q1的发射极，三极管Q1、Q2的集电极和基极相连并都接地，PMOS管MP14、MP15源极相连接PMOS管MP13漏极，PMOS管MP13源极与PMOS管MP16源极相连接VDDL，PMOS管MP13、MP16栅极相连接偏置电路的偏置电压Vb1，NMOS管MN7、MN8栅极相连接NMOS管MN7漏极和PMOS管MP14漏极，NMOS管MN8、MN7、MN9源极相连接地，NMOS管MN9栅极接NMOS管MN8漏极和PMOS管MP15漏极与电容Cc一端相连，电容Cc另一端接电阻Rc一端，电阻Rc另一端接NMOS管MN9漏极和PMOS管MN16漏极，为运放输出端Vo2；

NMOS管MN2漏极接地，PMOS管MP5栅极与本身漏极和NMOS管MN2的漏极相连并接PMOS管MP8和MP9的相连栅极，PMOS管MP4的栅极与本身漏极相连并接PMOS管MP5的源极，PMOS管MP4源极接VDDL。

2.根据权利要求1所述的一种超低温漂高电源抑制比带隙基准电压源，其特征在于：所述独立电流源电路，运放钳位MP1、MP2漏极电压，使两条支路电流与其宽长比之比成比例，电流源接收带隙核心电路产生的反馈信号，具有很高的电源独立性，屏蔽电源电压噪声对带隙核心电路的影响，产生与电源电压基本无关的电流源为主体电路供电，提高整体电路的电源抑制比。