[发明专利]一种超结MOS器件终端仿真方法

说明书

技术领域

本发明涉及半导体器件仿真领域，具体为一种超结MOS器件终端的仿真方法。

背景技术

超结MOS器件的设计除了设计器件区的MOS原胞结构外，大部分的设计时间都用在了器件终端仿真设计上，传统的仿真方式是原胞和终端一起仿真，由于原胞的工艺结构复杂，所需的仿真精细度高，因此仿真时间很长，不利于频繁调整优化终端结构。发明内容

本发明提出的终端仿真方法解决了上述问题，大大缩短了传统终端仿真所需要的时间。

本发明提出一种超结MOS器件终端仿真方法，其特征在于，包括以下步骤，首先将超结终端结构简化为一种等效结构，所述等效结构不包含原胞区，将终端部分简化为堆叠的PN结，所述等效结构中代表原终端沟槽的部分（3）宽度和掺杂情况与原终端（1）相同，所述等效结构中代表原终端沟槽的部分之间的间距（4）和掺杂情况与原终端（2）相同，所述等效结构的厚度（6）与原终端的沟槽深度（5）相等；然后，对此等效模型两端所能承载的击穿电压进行仿真，反复对等效结构进行调整，达到目标击穿电压之后再对原终端结构仿真并进行微调，得到最终设计方案。

所述仿真方法所应用的软件可以是Silvaco TCAD或Sentaurus TCAD。

由于采用了上述仿真方法，与现有方案相比，本发明有以下优点：

由于等效模型的结构简单，所需仿真网格不需十分精密复杂，可以快速得出大致的目标终端结构，缩短器件仿真所需要的时间，进而节约设计时间成本，提高设计效率。

附图说明

图1是普通高压MOS器件终端的原理图。

图2是等效仿真模型的原理图。

具体实施方式

为使本发明的上述特征、目的和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。由于本发明重在解释原理，因此，未完全按比例制图。

实施例：一种超结MOS器件终端的仿真方法。

本发明对于超结MOS器件终端仿真，提出一种等效仿真方案。其特点是：我们把超结终端结构简化为一种等效结构，此结构去除了原胞区，将终端部分简化为纵向堆叠的PN结，PN结中代表原终端的沟槽（3）宽度和参杂情况与原终端（1）相同，沟槽之间间距（4）和参杂情况与原终端（2）相同，等效结构的厚度（6）与原终端的沟槽厚度（5）相等。我们对此等效模型两端所能承载的击穿电压进行仿真可以得出与原终端相近的击穿电压，这样就可以简化仿真过程，较快得出仿真结果，继而对终端结构进行调整，最后再对原终端结构仿真并进行微调，得到最终设计方案。

上述实施例只为对本发明的内容做一个详细的说明，其目的在于让本领域的技术人员熟悉本发明的具体内容并据以实施。凡未脱离本发明的精神实质所做的任何等效变化或修饰，都应属于本发明的保护范围之内。