[发明专利]半导体元件及其制作方法

说明书

本发明公开一种制作半导体元件及其制作方法。首先提供一基底，然后形成一第一栅极图案于基底上，形成一第一间隙壁于第一栅极图案周围，在形成第一间隙壁后去除部分第一栅极图案以形成一第一凹槽，形成一第一介电层于第一凹槽内以及进行一金属栅极置换制作工艺将部分第一栅极图案转换为一金属栅极。

技术领域

本发明涉及一种制作半导体元件的方法，尤其是涉及一种形成间隙壁后去除部分栅极图案的方法。

背景技术

近年来，随着场效晶体管(field effect transistors,FETs)元件尺寸持续地缩小，现有平面式(planar)场效晶体管元件的发展已面临制作工艺上的极限。为了克服制作工艺限制，以非平面(non-planar)的场效晶体管元件，例如鳍状场效晶体管(fin fieldeffect transistor,Fin FET)元件来取代平面晶体管元件已成为目前的主流发展趋势。由于鳍状场效晶体管元件的立体结构可增加栅极与鳍状结构的接触面积，因此，可进一步增加栅极对于载流子通道区域的控制，从而降低小尺寸元件面临的漏极引发能带降低(draininduced barrier lowering,DIBL)效应，并可以抑制短通道效应(short channel effect,SCE)。再者，由于鳍状场效晶体管元件在同样的栅极长度下会具有更宽的通道宽度，因而可获得加倍的漏极驱动电流。甚而，晶体管元件的临界电压(threshold voltage)也可通过调整栅极的功函数而加以调控。

在现行的鳍状场效晶体管元件制作工艺中，鳍状结构经由分割后通常会填入绝缘物形成浅沟隔离。然而被分隔后的鳍状结构与鳍状结构之间的浅沟隔离通常会因制作工艺的因素形成扩口并影响后续栅极结构的设置。因此如何改良现有鳍状场效晶体管制作工艺与架构即为现今一重要课题。

发明内容

本发明较佳实施例公开一种制作半导体元件的方法。首先提供一基底，然后形成一第一栅极图案于基底上，形成一第一间隙壁于第一栅极图案周围，在形成第一间隙壁后去除部分第一栅极图案以形成一第一凹槽，形成一第一介电层于第一凹槽内以及进行一金属栅极置换制作工艺将部分第一栅极图案转换为一金属栅极。

本发明另一实施例公开一种半导体元件，其包含一第一栅极图案以及一第二栅极图案设于一基底上，该第一栅极图案包含一第一端以及一第二端且第二栅极图案包含一第三端以及一第四端；一第一介电图案接触第一栅极图案的第一端以及第二栅极图案的第三端；一第二介电图案接触第一栅极图案的第二端以及第二栅极图案的第四端；以及一第一间隙壁环绕第一栅极图案、第二栅极图案、第一介电图案以及第二介电图案。

本发明又一实施例公开一种半导体元件，其包含：一第一栅极图案以及一第二栅极图案设于一基底上，该第一栅极图案包含一第一端以及一第二端且第二栅极图案包含一第三端以及一第四端；以及一介电图案接触第一栅极图案的第一端以及第二栅极图案的第三端，其中第一栅极图案、第二栅极图案以及介电图案构成一U型。

附图说明

图1至图11为本发明较佳实施例制作一半导体元件的方法示意图。

主要元件符号说明

12 基底 14 第一区域

16 第二区域 18 鳍状结构

20 浅沟隔离 22 栅极图案

24 栅极图案 26 栅极图案

28 栅极图案 30 栅极介电层

32 栅极材料层 34 间隙壁