[发明专利]半导体器件的形成方法

说明书

一种半导体器件的形成方法，包括：提供待刻蚀材料层，所述待刻蚀材料层上具有阻挡层；在所述阻挡层的表面形成多个分立的牺牲层；在所述牺牲层的顶部表面和侧壁表面、以及阻挡层表面形成第一侧墙材料层；刻蚀第一侧墙材料层直至暴露出阻挡层表面和牺牲层的顶部表面，在所述牺牲层的侧壁形成第一侧墙，且第一侧墙材料层相对于阻挡层的刻蚀选择比值大于等于10；去除所述牺牲层后，以所述第一侧墙为掩膜刻蚀阻挡层和待刻蚀材料层。所述半导体器件的形成方法提高了半导体器件中图案的性能。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体器件的形成方法。

背景技术

在半导体器件制造的工艺中，通常利用光刻工艺将掩膜版上的图形转移到衬底上。光刻过程包括：提供衬底；在半导体衬底上形成光刻胶；对所述光刻胶进行曝光和显影，形成图案化的光刻胶，使得掩膜版上的图案转移到光刻胶中；以图案化的光刻胶为掩膜对衬底进行刻蚀，使得光刻胶上的图案转印到衬底中；去除光刻胶。随着半导体器件尺寸的不断缩小，光刻关键尺寸逐渐接近甚至超出了光刻的物理极限，由此给光刻技术提出了更加严峻的挑战。双重构图技术的基本思想是通过两次构图形成最终的目标图案，以克服单次构图不能达到的光刻极限。

自对准型双重构图(SADP)技术是一种重要的双重构图技术，进行自对准型双重构图的步骤包括：提供待刻蚀材料层；在待刻蚀材料层上形成牺牲材料层；通过光刻工艺对牺牲材料层进行构图，形成牺牲层；然后在牺牲层和待刻蚀材料层上沉积间隙侧壁材料层；刻蚀间隙侧壁材料层，至少露出牺牲材料层的顶部表面，从而在牺牲材料层的侧壁形成间隙侧壁；去除牺牲材料层，保留间隙侧壁；以间隙侧壁作为掩膜，对待刻蚀材料层进行刻蚀。

然而自对准双重构图技术的缺陷表现在：侧壁粗糙度比较差，无法满足特征尺寸在10纳米以下对于互联电阻均匀度的要求。

为此，提出了一种自对准四重构图技术，称为：Anti-Spacer QuadruplePatterning(ASQP)。

然而，采用现有技术中的自对准四重构图技术形成的半导体器件中图案的性能有待提高。

发明内容

本发明解决的问题是提供一种半导体器件的形成方法，以提高半导体器件中图案的性能。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供待刻蚀材料层，所述待刻蚀材料层上具有阻挡层；在所述阻挡层的表面形成多个分立的牺牲层；在所述牺牲层的顶部表面和侧壁表面、以及阻挡层表面形成第一侧墙材料层；刻蚀第一侧墙材料层直至暴露出阻挡层表面和牺牲层的顶部表面，在所述牺牲层的侧壁形成第一侧墙，且第一侧墙材料层相对于阻挡层的刻蚀选择比值大于等于10；去除所述牺牲层后，以所述第一侧墙为掩膜刻蚀阻挡层和待刻蚀材料层。

可选的，还包括：去除牺牲层后，在所述第一侧墙的侧壁形成第二侧墙；在相邻第二侧墙之间暴露出的阻挡层表面形成间隙层；去除第二侧墙后，以所述第一侧墙和间隙层为掩膜刻蚀阻挡层和待刻蚀材料层。

可选的，在刻蚀第一侧墙材料层的过程中，第一侧墙材料层相对于阻挡层的刻蚀选择比值为10～100。

可选的，所述阻挡层的材料为氮化铝或者氮化硼。

可选的，所述阻挡层的厚度为10埃～100埃。

可选的，所述阻挡层的材料为HfO₂、La₂O₃、HfSiON、HfAlO₂、ZrO₂、Al₂O₃、La₂O₃或HfSiO₄。

可选的，待刻蚀材料层和阻挡层之间还具有底层阻挡层；所述半导体器件的形成方法还包括：去除牺牲层后，以所述第一侧墙为掩膜刻蚀阻挡层、底层阻挡层和待刻蚀材料层。