[发明专利]层叠存储器件及包括其的半导体存储系统

说明书

本文中公开了一种层叠存储器件，该层叠存储器件包括使用多个穿通芯片电极来层叠的多个核心裸片和基底裸片。每个核心裸片可以包括：多个输入焊盘，能够在晶片级测试模式中从外部接收地址；控制信号发生单元，能够对经由输入焊盘而接收到的地址进行解码以产生第一控制信号；地址发生单元，能够基于经由输入焊盘而接收到的地址来产生第一地址；以及信号选择单元，能够选择第一控制信号与经由对应的穿通芯片电极而从基底裸片接收到的第二控制信号之一以输出全局控制信号，以及选择第一地址与经由对应的穿通芯片电极而从基底裸片接收到的第二地址之一以输出全局地址。

相关申请的交叉引用

本申请要求2015年11月23日提交的申请号为10-2015-0163772的韩国专利申请的优先权，其通过引用整体合并于此。

技术领域

本发明的示例性实施例总体而言涉及一种半导体设计技术，更具体地，涉及一种能够执行晶片级测试的层叠存储器件及包括其的半导体存储系统。

背景技术

由于半导体存储器技术已经快速发展，因此对于半导体集成器件的封装技术，存在对高度集成和高性能的不断增长的需求。在过去，二维(2D)结构已经被用作传统封装技术，在二维结构中，具有集成电路的半导体芯片通过使用电线或凸块而设置在印刷电路板(PCB)上。近来，正在开发采用层叠在彼此顶部上的多个半导体芯片的各种三维(3D)结构技术。

更具体地，在具有3D结构的层叠存储器件中，多个存储器芯片通常垂直层叠。此外，沿垂直方向层叠的半导体芯片经由一个或多个穿通芯片电极(例如，硅通孔(TSV))来电耦接，且安装在用于半导体封装体的衬底上。

由于层叠存储器件的增大的复杂度，因此正开发新方法以保证需要在晶片级测试以及在已完成将晶片组装成封装层叠结构之后测试二者的产品质量。因此，通常用于测试采用TSV的层叠存储器件的方法可以包括封装级测试方法和晶片级测试方法，所述封装级测试方法用于测试已经被组装成封装产品之后的层叠存储器件，所述晶片级测试方法在先于组装工艺的晶片状态中执行。

发明内容

本发明的各种实施例针对一种能够执行晶片级测试的层叠存储器件。层叠存储器件可以使用与由基底裸片产生的全局控制信号等价的信号来在多个核心裸片中执行晶片级测试。所述信号由包括基底裸片和多个核心裸片的层叠存储器件中的核心裸片来产生。所述信号经由多个穿通芯片电极来传输。各种实施例还针对晶片级测试方法。

在一个实施例中，一种层叠存储器件可以包括使用多个穿通芯片电极来层叠的多个核心裸片和基底裸片。核心裸片中的每个包括：多个输入焊盘，能够在晶片级测试模式中从外部接收地址；控制信号发生单元，能够对经由输入焊盘而接收到的地址进行解码以产生第一控制信号；地址发生单元，能够基于经由输入焊盘而接收到的地址来产生第一地址；以及信号选择单元，能够选择第一控制信号与经由对应的穿通芯片电极而从基底裸片接收到的第二控制信号之一以输出全局控制信号，以及选择第一地址与经由对应的穿通芯片电极而从基底裸片接收到的第二地址之一以输出全局地址。