[发明专利]一种半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法。

背景技术

随着CMOS器件尺寸的不断缩小，促进了三维设计如鳍片场效应晶体管(FinFET)的发展。相对于现有的平面晶体管，FinFET器件在沟道控制以及降低短沟道效应等方面具有更加优越的性能。当器件发展到14nm技术节点时，FinFET器件由于其优越的性能而成为了主流器件。

由于金属栅极的带边功函数(band edge work function)和优良的间隙填充能力，在半导体器件中通常采用金属栅极来代替常规的多晶硅栅极结构，如图1所示为常规工艺中NMOS金属栅极叠层结构的剖视图，金属栅极叠层结构自下而上包括：高k介电层101、覆盖层102、扩散阻挡层103、功函数金属层104、扩散阻挡层105以及栅电极层106。

在FinFET器件中，金属栅极制备广泛使用原子层沉积工艺形成TiAl作为NMOS器件的功函数层。众所周知，原子层沉积工艺形成的TiAl的功函数与Al和Ti的比例有很强的相关性。使用单一原子层沉积工艺形成TiAl时可通过改变沉积温度、前驱物流量和脉冲时间来对Al和Ti的比例进行调整，但是通过这种方法Al和Ti比例调整范围很有限，例如，只能在0.7～1.5之间调整。因此，它限制了功函数和器件阈值电压(Vt)的调制范围。

鉴于上述问题的存在，有必要提出一种新的半导体器件的制造方法，以解决上述技术问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对现有技术的不足，本发明实施例一中提供一种半导体器件的制造方法，所述方法包括：

提供半导体衬底；

在所述半导体衬底上预定形成金属栅极的区域上形成功函数金属层，其中，形成所述功函数金属层的方法包括步骤：

交替沉积第一金属元素层和第二金属元素层若干次，直到形成预定厚度的所述功函数金属层。

进一步，在形成所述功函数金属层之前，还包括在所述半导体衬底上所述预定形成金属栅极的区域上依次形成高k介电层、覆盖层和第一扩散阻挡层的步骤。

进一步，所述功函数金属层包括TiAl，所述第一金属元素层为Ti，所述第二金属元素层为Al。

进一步，使用化学气相沉积方法沉积形成所述第一金属元素层和所述第二金属元素层。

进一步，所述第一金属元素层和所述第二金属元素层的沉积在同一反应腔室内进行。

进一步，每次沉积的所述第一金属元素层的厚度范围为0.5nm～1nm。

进一步，每次沉积的所述第二金属元素层的厚度范围为0.5nm～1nm。

进一步，还包括在所述功函数金属层上形成栅电极层的步骤。

进一步，在形成所述栅电极层之前还包括在所述功函数金属层上形成第二扩散阻挡层的步骤。

进一步，在所述半导体衬底上形成有鳍片，所述功函数金属层形成于所述鳍片的沟道区域上。

本发明实施例二提供一种半导体器件，包括：半导体衬底，形成于所述半导体衬底上的金属栅极叠层结构，所述金属栅极叠层结构包括功函数金属层，其中，所述功函数金属层包括交替层叠的多层第一金属元素层和第二金属元素层。

进一步，所述金属栅极叠层结构还包括自下而上依次设置的高k介电层、覆盖层和第一扩散阻挡层，所述功函数金属层位于所述第一扩散阻挡层上方，在所述功函数金属层的上方设置有栅电极层。

进一步，在所述功函数金属层和所述栅电极层之间还设置有第二扩散阻挡层。

进一步，所述功函数金属层包括TiAl，所述第一金属元素层为Ti，所述第二金属元素层为Al。

进一步，每层所述第一金属元素层的厚度范围为0.5nm～1nm。

进一步，每层所述第二金属元素层的厚度范围为0.5nm～1nm。

进一步，在所述半导体衬底上形成有鳍片，所述功函数金属层形成于所述鳍片的沟道区域上。