[发明专利]线性温度系数补偿的带隙电压基准电路

说明书

技术领域

本发明涉及集成电路技术领域，特别涉及一种线性温度系数补偿的带隙电压基准电路。

背景技术

带隙电压基准电路具有低温度系数、低电源电压以及可与标准CMOS工艺兼容等优点被广泛应用于数/模转换、模/数转换、存储器以及开关电源等数模混合电路中。带隙电压基准电路输出电压的稳定性以及抗噪声能力影响着各种应用系统的精度，随着应用系统精度的提高，亟待出现超低甚至零温度系数的带隙电压基准电路。

传统带隙电压基准电路的温度补偿方法有低阶温度补偿和高阶温度补偿。其中，低阶温度补偿通常是指将具有负温度系数的双极晶体管的基极-发射极电压V_BE和具有正温度系数的两个V_BE的差值ΔV_BE相加，来降低输出电压的温度系数，由于V_BE是温度的高阶函数，其温度特性不是线性的，而ΔV_BE的温度特性是一阶线性的，因此使用这两个物理量相互补偿，其温度系数难以降低到10ppm/℃以下。

而在高阶温度补偿技术中，有利用电阻的高阶温度特性进行温度补偿的例子，在该示例中基准电压的温度系数能够降低到5.3 ppm/℃，但在实际工艺制作中存在电阻失配的问题；还有利用双极晶体管的电压差形成高阶温度电路来进行温度补偿的例子，采用该方法温度系数能够降低到7.5 ppm/℃，但该方法在电路中有电阻回路，影响基准电压的精度；还存在利用电压和电阻形成高阶温度补偿的例子，此种方法的电阻温度系数可降低至4 ppm/℃，但这种结构直接将电流并入电流镜中，存在电流镜匹配精度的问题。总之，虽然高阶温度补偿方法能够将温度系数降低到10ppm/℃以下，但是其电路的复杂程度及功耗都将成倍增加。

发明内容

为了解决上述问题，本发明提供一种带隙电压基准电路，通过线性温度系数补偿获得零温度系数的基准电压。

本发明采用的技术方案为：一种线性温度系数补偿的带隙电压基准电路，包括：MOSFET阈值电压提取模块，用于提取与温度呈负线性关系的阈值电压，所述MOSFET阈值电压提取模块包括第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第四PMOS晶体管、第五PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管和第一运算放大器；

其中，第一PMOS晶体管的源极连接电源电压VDD，第一PMOS晶体管的栅极和漏极与第三PMOS晶体管的源极相连，第二PMOS晶体管的源极连接电源电压VDD，第四PMOS晶体管的源极连接电源电压VDD，第二PMOS晶体管的栅极与第三PMOS晶体管的栅极和漏极、第四PMOS晶体管的栅极相连；

第二PMOS晶体管的漏极与第一NMOS晶体管的漏极相连，第三PMOS晶体管的漏极与第二NMOS晶体管的漏极相连，第四PMOS晶体管的漏极与第五PMOS晶体管的源极相连，第一NMOS晶体管的栅极与第二NMOS晶体管的栅极相连；

第一运算放大器的正输入端与第二PMOS晶体管的栅极、第三PMOS晶体管的栅极和漏极、第四PMOS晶体管的栅极、第二NMOS晶体管的漏极相连，第一运算放大器的负输入端与第二PMOS晶体管的漏极、第一NMOS晶体管的漏极相连，第一运算放大器的输出端与第一NMOS晶体管的栅极、第二NMOS晶体管的栅极相连；

第一NMOS晶体管的源极和衬底连接到接地信号GND，第二NMOS晶体管的源极和衬底连接到接地信号GND，第五PMOS晶体管的栅极和漏极连接到接地信号GND；

正温系数电压提取模块，用于提取与温度呈正线性关系的正温系数电压；

以及权重相加模块，用于将阈值电压与正温系数电压进行权重相加获得零温度系数的基准电压。

优选地，所述正温系数电压提取模块包括第六PMOS晶体管、第七PMOS晶体管、第八PMOS晶体管、第一电阻、第二电阻、第一NPN三极管、第二NPN三极管、第二运算放大器；

其中，第六PMOS晶体管的源极连接电源电压VDD，第七PMOS晶体管的源极连接电源电压VDD，第八PMOS晶体管的源极连接电源电压VDD，第六PMOS晶体管的栅极与第七PMOS晶体管的栅极、第八PMOS晶体管的栅极相连；

第六PMOS晶体管的的漏极与第一NPN三极管的集电极和基极相连，第七PMOS晶体管的漏极与第一电阻的正端相连，第一电阻的负端与第二NPN三极管的集电极和基极相连，第八PMOS晶体管的漏极与第二电阻的正端相连；