[发明专利]多相电机控制系统

说明书

技术领域

本发明涉及一种多相电机控制系统。

背景技术

模块化设计以其通用化、系列化、标准化，能够以最少的要素组合构建最多的产品品种等诸多优点在工业中得到越来越广泛的应用。传统的电机控制系统面向某一具体产品，是由下而上的设计。模块化设计是面向整个产品族系统，首先由上而下着眼于产品族系统分解和组合所得的通用模块体系。传统模拟信号采样由CPU执行，采样通道数量固定导致扩展性差；传统控制系统中DSP除了进行核心算法计算外，还要检测、控制外围接口，占用了DSP大量的处理时间；使DSP核心运算的优势难以发挥。

发明内容

本发明的目的在于解决上述技术问题，提供一种多相电机控制系统，具有扩展性好，能适应不同相数电机的控制需求，有利于多相电机变频调速装置的系列化，DSP芯片核心运算的优势得以发挥的特点。

为解决上述技术问题，本发明采用了一种多相电机控制系统，包括位置或速度检测模块、监测与操作模块、CPU模块、分控制模块和变流模块，其中，所述位置或速度检测模块、监测与操作模块、CPU模块和分控制模块之间通过地址、数据总线实现数据传输，所述位置或速度检测模块、监测与操作模块和分控制模块通过故障总线分别将故障信息传输至CPU模块，所述CPU模块通过同步信号总线将数据传输至所述分控制模块，所述分控制模块与所述变流模块一一对应设置且二者之间数据相互传输，所述位置或速度检测模块将电机速度传感器提供的速度信息通过ABZ信号或并行总线发送至CPU模块。

进一步地，上述技术方案中，所述位置或速度检测模块、监测与操作模块、CPU模块和分控制模块之间采用背板通用总线的连接方式。

进一步地，上述技术方案中，所述分控制模块为一个或至少两个。

进一步地，上述技术方案中，所述监测与操作模块采用CPLD芯片，CPLD内部设置了数据缓冲寄存器，用于存放ADC转换后的数据和开关量状态数据以供CPU模块通过总线读取，同时将CPU模块给定的外设操作数据锁定到该寄存器用于设备操作。

进一步地，上述技术方案中，所述CPU模块采用DSP芯片，ABZ信号送入DSP的QEP完成ABZ速度信息计算，故障信号送入到DSP的中断引脚，以便设备发生故障时DSP能做出快速响应；DSP的定时器中断到来时，向各分控制模块发出同步信号，以实现各分控制模块载波同步和载波移相，有助于电机振动噪声、谐波抑制等性能提高。

进一步地，上述技术方案中，所述分控制模块采用FPGA芯片，CPU模块将载波频率、载波相位、死区时间、最小脉宽、更新点设置等信息通过并行总线传到FPGA芯片的缓冲寄存器，经数据处理后生成驱动所需的载波，与所述CPU模块发出的实时调制波相比较产生驱动参考波，所述FPGA芯片根据死区设定时间和最小脉宽限制对驱动参考波进行处理后生成变流模块功率器件所需的驱动信号，经电光变换后传送到变流模块。

进一步地，上述技术方案中，所述位置或速度检测模块包三个转速信号转换电路，所述转速信号转换电路分别与电机速度传感器的输入输出接口相匹配。

本发明采用采样分散处理，变流模块的模拟信号送到各自对应的分控制模块，解决了传统模拟信号采样由CPU执行，采样通道数量固定导致扩展性差的问题；采用背板通用总线形式，模块的种类和数量可根据系统要求进行配置，适应不同相数电机的控制需求，有利于多相电机变频调速装置的系列化；传统控制系统中DSP芯片除了进行核心算法计算外，还要检测、控制外围接口，占用了DSP芯片大量的处理时间，而本系统中各模块均有处理器，各模块通过各自的处理器将信息处理后再通过并行总线接口与DSP芯片直接交互，不需DSP芯片处理外围接口，DSP芯片只需完成核心算法，减轻了DSP芯片的计算负担，使DSP芯片核心运算的优势得以发挥。

附图说明

图1是本发明结构框图；

图2是本发明的位置或速度检测模块结构图；

图3是本发明的监测与操作模块结构图；

图4是本发明的CPU模块结构图；

图5是本发明的分控制模块控制原理图。

具体实施方式

下面结合附图对本发明作进一步的说明。