[发明专利]一种访问时间测量电路和访问时间测量方法

说明书

本发明提供一种访问时间测量电路和访问时间测量方法。所述访问时间测量电路包括：多个测量支路，每一所述测量支路均包括依次串联连接的静态随机存取存储器、辅助延迟链模块和延迟触发模块；以及一参考支路，所述参考支路的输出端分别连接至每一所述延迟触发模块的第一输入端。本发明的访问时间测量电路和访问时间测量方法可以同时测量多个SRAM的访问时间，大大缩短了测试时间，并且提高了测量的精度。

技术领域

本发明涉及半导体领域，具体地，本发明涉及一种访问时间测量电路和访问时间测量方法。

背景技术

随着CMOS工艺尺寸降低，SRAM(Static Random Access Memory，静态随机存取存储器)在系统中也越来越重要。SRAM是一种具有静止存取功能的内存，不需要刷新电路即能保存它内部存储的数据。SRAM的优点是速度快，不必配合内存刷新电路，可提高整体的工作效率。其缺点为集成度低，掉电不能保存数据，功耗较大，相同的容量体积较大，而且价格较高，少量用于关键性系统以提高效率。SRAM通常使用的系统包括CPU与主存之间的高速缓存、CPU内部的L1/L2或外部的L2高速缓存、CPU外部扩充用的COAST高速缓存，以及CMOS芯片(RTCMOS SRAM)。

传统的测试电路一次只能测试单个SRAM访问时间,测试多个SRAM时间过长。另外SRAM访问时间计算没考虑延迟链模块里复用器单元(MUX2cell)的延迟，有一定的测试误差。

因此，需要提供一种访问时间测量电路和访问时间测量方法，以解决上面提到的问题。

发明内容

针对现有技术的不足，本发明通过将多个静态随机存取存储器中的每一个与对应的辅助延迟链模块串联连接，同时二者与一延迟链参考模块并联连接，可以同时测量多个SRAM的访问时间，大大缩短了测试时间，并且提高了测量的精度。

本发明的实施例提供一种访问时间测量电路，所述测量电路包括：多个测量支路，每一所述测量支路均包括依次串联连接的静态随机存取存储器、辅助延迟链模块和延迟触发模块；以及一参考支路，所述参考支路的输出端分别连接至每一所述延迟触发模块的第一输入端。

示例性地，所述参考支路包括一延迟链参考模块。

示例性地，所述辅助延迟模块的输出端连接至每一所述延迟触发模块的第二输入端。

示例性地，所述延迟触发模块包括延迟触发器。

示例性地，所述第一输入端为所述延迟触发器的时钟信号输入端。

示例性地，所述第二输入端为所述延迟触发器的数据信号输入端。

示例性地，所述延迟链参考模块包括多个延迟单元和多个多路选择器。

示例性地，所述辅助延迟链模块的延迟时间与所述多个多路选择器的延迟时间相同。

示例性地，通过每个静态随机存取存储器的时间等于通过延迟链参考模块的时间与通过对应的辅助延迟链模块的时间之差。

示例性地，所述多个静态随机存取存储器具有相同的配置。

示例性地，多个所述延迟链模块具有相同的配置。

示例性地，所述延迟触发器是D类型触发器。

本发明的另一实施例提供一种访问时间测量方法，该方法包括：通过依次串联连接静态随机存取存储器、辅助延迟链模块和延迟触发模块来设置测量支路；设置参考支路，所述参考支路的输出端分别连接每一所述延迟触发模块的第一输入端；测量通过延迟链参考模块的时间；测量通过对应的辅助延迟链模块的时间；以及计算通过每个静态随机存取存储器的时间，所述通过每个静态随机存取存储器的时间等于所述通过延迟链参考模块的时间与所述通过对应的辅助延迟链模块的时间之差。