[发明专利]一种半导体器件及其制备方法

说明书

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及制备方法。

背景技术

非易失性存储器EEPROM/FLASH具有集成度高、成本低、可在线擦出的优点，广泛应用于数据存储领域。ONO介质层具有较高的相对介电常数、高的击穿电场、低的漏电特性等优点，被广泛应用于小尺寸的非易失性存储器中。在EEPROM/FLASH工艺中，ONO介质层沉积后，通常要进行刻蚀，以将低压电路、外围电路及一些不需要ONO介质层的区域的ONO介质层刻蚀干净。

目前在刻蚀ONO介质层的过程中，ONO介质层中往往会出现端切(undercut)的现象，严重时甚至会超出布局的设计，造成ONO介质层失效并进而导致半导体器件失效。

因此，有必要提出一种半导体器件及其制备方法，以解决现有的技术问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了克服目前存在的问题，本发明提供了一种半导体器件的制备方法，所述方法包括：提供半导体衬底，在所述半导体衬底上形成待刻蚀材料层，所述待刻蚀材料层包括第一材料层和位于所述第一材料层下方的第二材料层；在所述待刻蚀材料层上形成具有第一窗口的掩膜层，所述第一窗口具有第一宽度，所述第一宽度小于所述待刻蚀材料层的预定刻蚀宽度；刻蚀所述第一材料层，以在所述第一材料层中形成第二窗口，所述第二窗口的宽度等于所述第一宽度；采用湿法刻蚀刻蚀所述第二材料层；去除所述掩膜层；以及对所述第一材料层进行湿法刻蚀，以使得所述第二窗口的宽度等于所述预定刻蚀宽度。

根据本发明的半导体器件的制备方法通过在掩膜层中形成宽度小于预定刻蚀宽度的第一窗口，并且在去除掩膜层之后，通过湿法刻蚀刻蚀掉第一材料层中突出的部分，可以使得待刻蚀材料层中的刻蚀宽度等于预定刻蚀宽度，防止由于待刻蚀材料层中的端切现象而导致半导体器件失效。

优选地，所述方法进一步包括使用清洗剂对所述半导体器件进行清洗。

优选地，所述清洗剂包括SC1溶液。

优选地，所述待刻蚀材料层为ONO介质层，其中所述第一材料层包括上层氧化物层和氮化物层，所述第二材料层包括下层氧化物层。

优选地，对所述第二材料层进行湿法刻蚀的刻蚀剂为磷酸。

优选地，刻蚀所述第一材料层包括：对所述上层氧化物层进行湿法刻蚀；以及对所述氮化物层进行干法刻蚀。

优选地，刻蚀所述第一材料层包括对所述第一材料层进行干法刻蚀。

优选地，所述掩膜层的材料为光刻胶，所述第一窗口通过光刻形成。

优选地，在所述半导体上形成待刻蚀材料层包括使得所述第一材料层的厚度形成为大于预定厚度。

本发明还提供一种半导体器件，所述半导体器件采用上述任一种方法制成。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1示出了根据本发明第一示例性实施方式的半导体器件的制备方法流程图；

图2A-2F示出了图1中图示的制备方法依次实施所获得结构的剖面示意图；

图3示出了根据本发明的第二示例性实施方式的半导体器件的制备方法流程图；以及

图4A-图4G示出了图3中图示的制备方法依次实施所获得结构的剖面示意图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。