[发明专利]一种步进驱动器系统及其控制PWM时序和死区的方法

权利要求书

1.一种步进驱动器系统控制PWM时序和死区的方法，其特征在于：

该步进驱动器包括：微处理器、与微处理器连接的FPGA模块、与FPGA模块连接的功率驱动芯片、以及通过功率驱动芯片驱动的功率管；所述的FPGA模块外接有基准时钟信号CLK；

首先，微处理器接收到外部指令后发出PWM控制信号，PWM控制信号先通过FPGA模块，FPGA模块产生两路上下互补带死区的PWM信号，然后通过功率驱动芯片驱动功率管，完成PWM调制；FPGA模块产生两路上下互补带死区的PWM信号，即PWMH和PWML信号，用于驱动功率管的上桥功率管和下桥功率管；

所述的FPGA模块实现对PWM死区控制，死区时间td根据驱动器功率的大小设置在0.5us到1us之间，并且根据处理器发出的使能信号EN和过流信号Iin，控制PWM的关机时序；

当微处理器给FPGA模块发出使能信号EN，FPGA模块收到微处理器的使能信号EN为有效状态后，FPGA模块所控制的PWM输出才处于有效状态；

当FPGA模块收到使能信号EN为无效信号后，FPGA模块输出的上桥AH1立即变为无效状态，下桥信号需要先导通一定时间th再关闭；

当使能信号EN变为无效信号的时刻发生在死区产生区间时，先等待死区时间控制完成后，再关闭上桥AH1并导通下桥AL1，再经过th时间后关闭AL1；

在下桥AL1为有效状态而上桥AH1为无效状态期间，使能信号EN变为无效状态时，保持AH1为无效状态延长th时间后关闭AL1；

在下桥AL1为无效状态而上桥AH1为有效状态期间使能信号EN变为无效状态时，要先同时关闭AH1和AL1，经过死区时间td后，AH1继续保持为无效状态，置AL1为有效状态，再经过时间th后再把AL1置为无效状态，由此完成PWM的关闭功能。

2.根据权利要求1所述的一种步进驱动器系统控制PWM时序和死区的方法，其特征在于：FPGA模块还连接外部复位信号RST，当步进驱动器刚通电时，RST信号处于无效状态，此时FPGA模块的内部寄存器清零，关闭PWM输出，经过设定时间后再变为有效状态，FPGA模块开始进入工作状态。

3.根据权利要求1所述的一种步进驱动器系统控制PWM时序和死区的方法，其特征在于：所述的步进驱动器功率管向FPGA模块反馈过流信号；当FPGA模块检测到过流信号后直接关闭PWM，并向微处理器发送报警信号。

4.根据权利要求1所述的一种步进驱动器系统控制PWM时序和死区的方法，其特征在于：FPGA模块检测到过流信号后，自动进行逐波限流，并给微处理器发出过流的报警信号，微处理器根据过流情况向FPGA模块发出关闭PWM信号。

5.根据权利要求4所述的一种步进驱动器系统控制PWM时序和死区的方法，其特征在于：所述的逐波限流为，当FPGA模块检测到过流信号后，关闭输出的两路互补PWMH和PWML信号，待下一个输入的PWM上升沿到来时，如果过流信号已经消失，则恢复PWM导通；在PWM上升沿还没到来时，即使过流信号已经无效也不能恢复输出两路互补PWMH和PWML。

6.根据权利要求1所述的一种步进驱动器系统控制PWM时序和死区的方法，其特征在于：所述的步进驱动器包含两相驱动器和三相驱动器。