[发明专利]一种FPGA混沌信号发生器

说明书

技术领域

本发明涉及混沌信号产生技术领域，尤其涉及一种FPGA混沌信号发生器。

背景技术

目前报道的基于FPGA的混沌信号产生方法，主要是针对某一个特定混沌系统的设计，并且是采用设计浮点数运算单元进行运算，这种方案的主要不足之处体现在以下两个方面：

(1)方案只适用于某个特定的混沌系统，不具有通用性，因而更换系统时需要重新设计，开发周期长；

(2)设计浮点数运算模块，编程难度较大，且运算需要消耗更多的时间和占用更多的FPGA硬件资源。

发明内容

本发明提供了一种FPGA混沌信号发生器能够适用于不同的混沌系统，同时减少运算所需时间，降低硬件资源消耗。

本发明的一种FPGA混沌信号发生器，包括：

混沌系统生成单元、混沌信号生成单元和DA转换单元；

混沌系统生成单元，用于通过开关的切换，生成不同的混沌系统，包括：Lorenz系统、Chen系统、Lü系统、2涡卷Chua系统、4涡卷Chua系统、网格9涡卷Chua混沌系统、6维取模离散系统、6维正弦迭代离散系统；

混沌信号生成单元，用于根据混沌系统生成单元生成的混沌系统中生成所需的混沌信号；

DA转换单元，用于将混沌信号转换为能够在示波器中显示的形式。

可选的，

混沌系统生成单元包括：

整数化处理子单元，用于对混沌系统进行整数化处理，得到整数化的混沌系统。

可选的，

混沌信号生成单元包括：

选择子单元，用于根据状态机的当前状态选择工作或保持原值；

状态机的状态包括：

S0状态：在主时钟的上升沿，非线性项运算电路的比较器检测到当前状态为S0状态，DA驱动电路的ready信号为高电平时，通过计算混沌迭代方程中的非线性项，并将计算结果赋给时序逻辑电路，同时状态机会跳转到S1状态；如果ready为低电平，非线性项的输出保持原值，同时状态机停留在当前的S0状态；

S1状态：在主时钟的上升沿，迭代序列运算电路的比较器检测到当前状态是S1状态时，通过计算混沌迭代方程的迭代结果，并将计算结果赋给时序逻辑电路，同时状态机跳转到S2状态；

S2状态：在主时钟的上升沿，X0，Y0，Z0的运算电路比较器检测到当前状态是S2状态时，将迭代值输出信号X、Y、Z除低N_min位外的部分赋给X0，Y0，Z0，同时状态机跳转到S3状态；

S3状态：在主时钟的上升沿，X0，Y0，Z0运算电路的比较器检测到当前状态是S3状态时，将当前电路时序逻辑部分的输出值通过加法器进行加1操作，加1后的结果赋给时序逻辑电路，实现向上取整，同时状态机跳转到S4状态；

S4状态，输出两路混沌信号到DA的左右路通道。在主时钟信号的上升沿，输出电路的比较器检测到当前状态是S4状态时，将调整的组合逻辑结果赋给时序逻辑电路，同时状态机跳转到S5状态；

S5状态，在S5状态下，所有运算电路的输出都保持原值，延时一个时钟，使输出信号有一个稳定的过程，在下一个主时钟的上升沿，状态机跳转回S0状态。

可选的，

在上电或复位时，对本系统的时序逻辑部分进行复位，此时，时序逻辑的输出会变成verilog代码中设定好的复位值，时序逻辑的输出状态会根据主时钟的上升沿下状态机的状态进行更新。

可选的，

整数化处理子单元包括：

表示模块，用于将混沌系统的参数全部用二进制数表示；

第一转化模块，用于对混沌迭代方程两端乘以将全部参数转化成整数，得到对应的整数域混沌迭代方程；

第二转化模块进行整数域混沌方程的迭代，并将每一次迭代所得到的结果全部右移N_min位，再进行向上取整，得到整数域混沌迭代方程。

可选的，

FPGA混沌信号发生器还包括复位单元，用于对音频解码芯片的相关寄存器进行初始化，对各个存放参数和数据的寄存器复位从以上技术方案可以看出，本发明实施例具有以下优点：